“核心处理”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3927507个，建议您升级VIP下载更多相关专利

[发明专利]一种频率控制方法及装置-CN202080104123.3在审
发明人：胡荻;郭东之;库特拉德米特罗;刘臻 -专利权人：华为技术有限公司
申请日： 2020-08-21 - 公布日： 2023-05-12 - 主分类号： G06F11/30 文献下载
摘要：本申请公开了一种频率控制方法及装置，用以提高调节处理器核心的频率的灵活性。其中方法包括：先确定处理器核心的负载变化模式，再根据负载变化模式从处理器核心的至少两个温度中确定出目标温度，最后根据目标温度调节处理器核心的频率。通过使用处理器核心的至少两个温度对处理器核心的频率进行实时控制，能使得调频后的处理器核心的温度始终处于合适的温度范围内，避免处理器核心长时间处于高压高频的状态。且，该种方式还从处理器核心的至少两个温度中选择适合当前负载变化模式的目标温度进行频率调节，如此，调节后的处理器核心的频率能更符合处理器核心的当前负载变化特性，有助于提高对处理器核心的频率进行调节的及时性
一种频率控制方法装置

[发明专利]数据包处理方法、装置、通信设备及存储介质-CN201910984845.1在审
发明人：刘学彬 -专利权人：中兴通讯股份有限公司
申请日： 2019-10-16 - 公布日： 2021-04-16 - 主分类号： G06F15/163 文献下载
摘要：本发明实施例提供一种数据包处理方法、装置、通信设备及存储介质，通过接收待处理数据包并为待处理数据包从多核CPU包括的所有CPU核心中确定目标CPU核心，基于目标CPU核心为待处理数据包添加标签信息，其中，标签信息中包括目标CPU核心，将添加标签信息后的待处理数据包发送给指定CPU核心，指定CPU核心基于待处理数据包的标签信息将待处理数据包发送给目标CPU核心进行处理，在某些实施过程中，从多核CPU的所有CPU核心中选择目标CPU核心对待处理数据包进行处理，从而可以充分利用多核CPU的各CPU核心，提高了通信设备的数据处理性能。
数据包处理方法装置通信设备存储介质

[发明专利]包括多个相异的处理器核心的处理器-CN201580062255.3有效
发明人： D·J·威廉姆森;G·R·威廉姆斯三世 -专利权人：苹果公司
申请日： 2015-10-09 - 公布日： 2020-01-07 - 主分类号： G06F1/3206 文献下载
摘要：本发明的实施方案公开了可包括一个或多个处理器的集成电路。每个处理器可包括多个处理器核心，并且每个核心具有不同的设计/实施和性能水平。例如，一个核心可被实施用于高性能，但可具有较高的最小电压。另一核心可以较低的最大性能实施，但可针对效率进行优化并且可在较低的最小电压正确地操作。处理器可支持多个处理器状态(PState)。每个PState可指定操作点，并且可映射到处理器核心中的一个处理器核心。在操作期间，核心中的一个核心是活动的：当前PState映射到的核心。如果新的PState被选择并被映射到另一核心，则处理器可自动地将处理器状态上下文切换到新选择的核心，并且可在该核心上开始执行。
处理器处理器核心映射处理器状态最小电压上下文切换操作期间性能水平最大性能操作点自动地集成电路优化

[发明专利]一种任务执行方法及基于多核处理器的控制器-CN201710828289.X有效
发明人：张国亮;管林波;刘力上;吴光号 -专利权人：浙江国自机器人技术有限公司
申请日： 2017-09-14 - 公布日： 2019-10-25 - 主分类号： G05B19/042 文献下载
摘要：本申请公开了一种任务执行方法，应用于基于多核处理器的控制器，控制器包括多核处理器；其中，多核处理器包括主核心和处理核心，主核心安装实时操作系统，处理核心安装非实时操作系统；主核心执行高实时性的中断事件或任务；处理核心执行低实时性的中断事件或任务；当主核心执行运算任务时，主核心通过共享内存模块与处理核心进行数据交互处理；其中，运算任务为需要计算处理的中断事件或任务。主核心通过共享内存与处理核心进行数据通信，可以使复杂任务需要不同实时性处理的任务以较快的速度进行数据交互。本申请还公开了一种控制器，具有上述有益效果，在此不再赘述。
一种任务执行方法基于多核处理器控制器

[发明专利]多核芯片及计算机设备-CN202210653448.8有效
发明人：刘吉平;熊辉兵;王翔 -专利权人：深圳市航顺芯片技术研发有限公司
申请日： 2022-06-10 - 公布日： 2022-10-21 - 主分类号： G06F15/16 文献下载
摘要：本申请公开了一种多核芯片及计算机设备，包括总线、处理核心、调试控制模块、时钟控制模块、加载模块以及访问模块；多个处理核心分别与总线连接，调试控制模块与多个处理核心连接，时钟控制模块与多个处理核心连接，加载模块分别与调试控制模块以及访问模块连接；其中，处理核心对应一个私有空间，时钟控制模块用于输出每个处理核心对应的时钟信号，加载模块用于控制处理核心通过调试控制模块与对应的调试口连接，加载模块和访问模块用于控制处理核心访问对应的公共外设。本申请提供的多核芯片可以避免某个处理核心的私密数据被其他处理核心的进程窃取，从而提高了多核芯片的安全性。
多核芯片计算机设备

[发明专利]多核心处理器的空闲状态低功耗模式实现方法和处理器-CN201811214744.8有效
发明人：樊卿华 -专利权人：珠海全志科技股份有限公司
申请日： 2018-10-18 - 公布日： 2021-07-20 - 主分类号： G06F1/3234 文献下载
摘要：本发明公开了一种多核心处理器的空闲状态低功耗模式实现方法和处理器，用以至少解决多核处理器低功耗管理中功耗较高、性能较差和响应滞后的问题。所述方法包括：处于空闲状态的多核心中第一核心从所述多核心中选择处于运行状态的第二核心，触发所述第二核心执行对所述第一核心进行下电处理；所述第一核心和所述第二核心为不同核心。
多核处理器空闲状态功耗模式实现方法

[发明专利]缓存刷新方法及装置-CN201510601236.5有效
发明人：丁天虹 -专利权人：华为技术有限公司
申请日： 2015-09-21 - 公布日： 2018-05-18 - 主分类号： G06F12/0804 文献下载
摘要：该方法包括：在进程需要从第一处理器核心调度至第二处理器核心时，根据预定状态变量查询第二处理器核心是否为历史运行过该进程的处理器核心；若是历史运行过进程的处理器核心，则第一处理器核心向第二处理器核心发送软中断信号；第二处理器核心根据软中断信号刷新第二处理器核心的TLB。本发明解决了通过硬件广播指令来进行所有处理器核心的刷新，会对系统总线的负载造成一定影响的问题；达到了通过软中断信号来触发第二处理器核心刷新TLB，即不会大量占用系统总线的资源，也不需要所有处理器核心都刷新TLB，节省系统总线和处理器核心两者的资源的效果。
缓存刷新方法装置

[发明专利]微处理器及其处理核心的同步方法-CN202010914542.5在审
发明人：司徒加旻;黄振华;石阳;吴俊 -专利权人：上海兆芯集成电路有限公司
申请日： 2020-09-03 - 公布日： 2020-12-08 - 主分类号： G06F9/52 文献下载
摘要：本发明公开一种微处理器及其处理核心的同步方法。该微处理器包括多个处理核心及一控制单元。该控制单元接收一处理核心的一同步请求，其中，该处理核心为该多个处理核心之一，该同步请求中包含一同步类型及一同步范围，其中，该同步范围是指要进行同步的处理核心的全体。该控制单元判断该同步范围内的所有其它处理核心是否都发送了该同步类型的同步请求。
微处理器及其处理核心同步方法

[发明专利]多核心处理器及其相关控制方法与电脑系统-CN201310134819.2在审
发明人：叶常征;石铭吉 -专利权人：金丽科技股份有限公司
申请日： 2013-04-17 - 公布日： 2014-08-27 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种多核心处理器及其相关控制方法与电脑系统，该多核心处理器具备M个核心，且该多核心处理器运作于一不支援多核心处理器的操作系统时，仅单一核心组态为一中央处理单元，并且N个核心组态为辅助处理单元
多核处理器及其相关控制方法电脑系统

[发明专利]处理器核心堆栈扩展-CN201210264524.2无效
发明人：焦国方;于春;杜云 -专利权人：高通股份有限公司
申请日： 2007-05-17 - 公布日： 2012-12-26 - 主分类号： G06F12/08 文献下载
摘要：本发明涉及处理器核心堆栈扩展。本发明大体上是针对用于控制堆栈溢出的技术。本文描述的技术利用位于处理器核心外部的共用高速缓冲存储器或存储器的一部分作为堆栈扩展。处理器核心监视所述处理器核心内的堆栈，并在所述处理器核心堆栈超过最大条目数目时将所述堆栈的内容转移到所述处理器外部的所述堆栈扩展。当所述处理器核心确定所述处理器核心内的所述堆栈下降到最小条目数目以下时，所述处理器核心将维持在所述堆栈扩展中的所述内容的至少一部分转移到所述处理器核心内的所述堆栈中。所述技术通过利用所述处理器核心外部的堆栈扩展而防止了在所述处理器核心内执行的线程的故障和崩溃。
处理器核心堆栈扩展

[发明专利]多核心传感器数据处理芯片及运行方法-CN201810131827.4在审
发明人：赵婷;陈小刚;马斌;崔毅;沈芸;李凯;顾云超;王景伟;刘浪;陈祥孝 -专利权人：上海中研久弋科技有限公司
申请日： 2018-02-09 - 公布日： 2019-08-16 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种多核心传感器数据处理芯片及运行方法，所述数据处理芯片包括多核心阵列区、输入模块、输出模块、控制模块等，其中多核心阵列区包括多个总线控制核心、多个数据处理核心、多个数据总线；所有总线控制核心和数据处理核心通过数据总线相连；总线控制核心根据输入的数据信息通过控制模块动态调整数据处理核心在不同数据总线之间的配置。本发明的多核心传感器数据处理芯片可以对输入传感器数据进行动态分层处理，提高认知功能的灵活性和可追溯性，具有高度的产业利用价值。
多核心传感器数据处理数据处理核心数据总线总线控制控制模块芯片阵列区数据处理芯片输入传感器动态调整动态分层可追溯性认知功能输出模块输入模块数据信息配置

[发明专利]任务调度方法、装置以及计算机系统-CN202011024925.1在审
发明人：李玉伟;尹文;栗炜 -专利权人：超聚变数字技术有限公司
申请日： 2020-09-25 - 公布日： 2022-03-29 - 主分类号： G06F9/50 文献下载
摘要：该方法应用于具有多个处理器核心的计算机系统，方法包括：获取目标任务，其中，所述目标任务为需要处理器核心在turbo状态下处理的任务；根据所述多个处理器核心的失效信息，在所述多个处理器核心中确定目标核心；其中，任一处理器核心的失效信息用于表示所述处理器核心在turbo状态下的寿命；将所述目标任务分配给所述目标核心，以使所述目标核心在turbo状态下对所述目标任务进行处理。由此，通过在多个处理器核心之间进行任务调度，有助于在为高负载任务提升运行频率的同时保障器件的使用寿命。
任务调度方法装置以及计算机系统

[发明专利]中断处理方法、装置、存储介质及电子设备-CN202010627299.9在审
发明人：范辉 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-07-01 - 公布日： 2020-10-27 - 主分类号： G06F9/48 文献下载
摘要：本申请实施例提供了一种中断处理方法、装置、存储介质及电子设备。本申请实施例当接收到中断的处理请求时，获取所述多核心处理器中每个处理器核心运行的预设类别线程所对应的参考负载值；根据每个所述处理器核心的参考负载值从多个处理器核心中选取目标处理器核心；将所述中断分配至所述目标处理器核心进行处理本申请实施例通过根据预设类别线程的参考负载值选取目标处理器核心，使得中断被及时地分配至目标处理器核心进行处理，即使出现大量中断需要处理时，也能够减少中断的处理时间，提高了中断的处理效率。
中断处理方法装置存储介质电子设备

[发明专利]将用户定义的执行单元加至采用可配置长指令字(CLIW)的处理器的方法和设备-CN01806116.8有效
发明人：依耶尔·瑞森;瑞吉斯·赫瑞格;海姆·格莱诺特 -专利权人：英芬能技术公司
申请日： 2001-03-16 - 公布日： 2003-04-16 - 主分类号： G06F15/00 文献下载
摘要：本发明是一个系统及操作该系统的方法，其中多个不同专用硬件核心外处理单元[图2，单元1－n]被连至一个核心处理器[图2，单元50]，以便增加处理器的速度，处理能力和灵活性。由核心处理器执行的基准指令启动对存于CLIW存储器内的可配置长指令字(CLIW)指令的执行[图2，单元18]。核心外执行单元的操作由CLIW指令控制。这些CLIW指令还控制由核心处理器单独地完成的操作。核心外逻辑单元在核心处理器的数据地址逻辑的控制下在操作上连至核心处理器的数据存储器。将CLIW技术用于控制核心外硬件逻辑单元，允许增加多个不同核心外逻辑单元而不影响核心处理器的指令集，编码空间或指令解码器。
用户定义执行单元采用配置指令 cliw 处理器方法设备

[实用新型]用于车载终端的核心处理装置和核心处理系统-CN201120423651.3有效
发明人：苏军 -专利权人：深圳市众鸿科技有限公司
申请日： 2011-10-31 - 公布日： 2012-08-01 - 主分类号： G11B31/00 文献下载
摘要：本实用新型公开一种用于车载终端的核心处理装置，包括核心处理器、微控制器和第一电源，微控制器内设置有通过倍频或分频产生多个不同时钟频率的锁相环，使得本实用新型的用于车载终端的核心处理装置不需要配置专门用于提供核心处理器运行时钟源的晶体振荡器，降低了用于车载终端的核心处理装置的成本，同时还提高了装置核心处理器的启动速度。本实用新型还公开包括上述用于车载终端的核心处理装置的核心处理系统，系统还包括主控板、设置在主控板上的主控处理器和第二电源，本实用新型的核心处理系统具有和车载信息核心处理器相同的技术效果。
用于车载终端核心处理装置系统