“时钟端口”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果390345个，建议您升级VIP下载更多相关专利

[发明专利]具有内置准确度检查的硬件时钟-CN202210031889.4在审
发明人：利龙·穆拉;多坦·戴维·列维;阿里埃勒·阿尔莫格 -专利权人：迈络思科技有限公司
申请日： 2022-01-12 - 公布日： 2022-07-19 - 主分类号： H04J3/06 文献下载
摘要：一种网络装置包括用于连接到通信网络的一个或多个端口、分组处理电路和时钟电路。所述分组处理电路被配置为经由所述端口在所述通信网络上传递分组。所述时钟电路包括：硬件时钟，其被配置为指示用于同步所述通信网络中的网络装置的网络时间；以及内置准确度测试电路，其被配置为检查所述硬件时钟的准确度。
具有内置准确度检查硬件时钟

[发明专利]基板管理控制器与网络接口控制器之间的管理流量通信-CN202210430610.X在审
发明人： D·F·海因里奇;G·罗森伯格;斯克特·P·法斯;M·K·本尼迪克特 -专利权人：慧与发展有限责任合伙企业
申请日： 2022-04-22 - 公布日： 2023-05-05 - 主分类号： H04J3/06 文献下载
摘要：过程包括桥的端口向互连的第一端提供参考时钟信号，互连在第一端口与网络接口控制器之间延伸。参考时钟信号在互连上传播以在互连的第二端在网络接口控制器处提供延迟参考时钟信号。根据过程，桥对延迟参考时钟信号的定时进行感测。过程包括经由互连在基板管理控制器的网络接口与网络接口控制器之间对管理流量进行通信。管理流量的通信包括响应于对延迟参考时钟信号的定时的感测，端口将与互连的第一端的数据通信与延迟参考时钟信号同步。
管理控制器网络接口之间流量通信

[发明专利]一种时钟时间源选择方法、装置及网元-CN201410284546.4在审
发明人：李欣;赵贵余 -专利权人：中兴通讯股份有限公司
申请日： 2014-06-23 - 公布日： 2016-01-27 - 主分类号： H04L12/24 文献下载
摘要：本发明提供了一种时钟时间源选择方法、装置及网元，用于包括多个网元的数据通信网络DCN网络中的任一网元，所述网元作为目标网元，所述选择方法包括：通过各个输入端口接收其他网元发送的时钟报文，时钟报文携带有一时钟时间源的信息，包括所述时钟时间源的地址及优先级，所述时钟时间源为发送时钟报文的网元的锁定时钟时间源；从各个输入端口接收到的时钟报文所对应的时钟时间源及目标网元当前的锁定时钟时间源中选择一个作为目标网元的新的锁定时钟时间源本发明提供的技术方案，通过携带有时钟时间源及时钟时间源的时钟优先级的时钟报文，能够自动选择一个时钟优先级最高的时钟时间源，无需对时钟时间进行配置，增强了网络稳定性。
一种时钟时间选择方法装置

[发明专利]一种移位寄存器和发光控制电路-CN201610322766.0有效
发明人：阮伟文;吴锦坤;胡君文;田栋协;谢志生;苏君海;李建华 -专利权人：信利（惠州）智能显示有限公司
申请日： 2016-05-17 - 公布日： 2018-08-31 - 主分类号： G09G3/3233 文献下载
摘要：一种移位寄存器，所述移位寄存器包括：第一输入时钟端口、第二输入时钟端口、信号输入端口、信号输出端口；多个P沟道薄膜晶体管，包括第一P沟道薄膜晶体管、第二P沟道薄膜晶体管、第三P沟道薄膜晶体管、第四P沟道薄膜晶体管、第五P沟道薄膜晶体管、第六P沟道薄膜晶体管、第七P沟道薄膜晶体管、第八P沟道薄膜晶体管；多个电容，包括第一电容、第二电容和第三电容；所述第一输入时钟端口连接第五P沟道薄膜晶体管，所述第二输入时钟端口连接第二电容，所述信号输入端口连接，所述信号输出端口连接第七P沟道薄膜晶体管和第八P沟道薄膜晶体管。
一种移位寄存器发光控制电路

[发明专利]一种通过中央处理器内部环路来校准晶体频偏的方法-CN201711322494.5在审
发明人：冯杰;张坤 -专利权人：晶晨半导体(上海)股份有限公司
申请日： 2017-12-12 - 公布日： 2018-05-15 - 主分类号： H03L7/099 文献下载
摘要：本发明提供一种通过中央处理器内部环路来校准晶体频偏的方法，包括：中央处理器向晶体电路输出震荡激励信号；晶体电路根据震荡激励信号产生一时钟信号；内部环路通过设置在中央处理器上的一输出端口输出时钟信号；采用一频率计，频率计连接输出端口，频率计接收时钟信号并对时钟信号进行测试以得到测试结果，测试者根据测试结果判断时钟信号的偏差是否合格：若判断结果为是，随后退出；若判断结果为否，则测试者对晶体电路进行调节，随后转步骤本发明的有益效果：通过CPU内部环路，把CPU的时钟信号在输出端口输出，再用频率计来对时钟进行测量，不会受到探头的影响，测量更加准确。
一种通过中央处理器内部环路校准晶体方法

[发明专利]以太网时间同步装置和网络设备-CN201210382462.5有效
发明人：陈青青;韦锦驹 -专利权人：北京东土科技股份有限公司
申请日： 2012-10-10 - 公布日： 2013-02-06 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种以太网时间同步装置和网络设备，主时间端口从来自上级时间同步设备的初始数据中恢复出时钟信号，并在初始数据中携带上时间戳信息作为中间数据，中央处理单元根据中间数据中的主时钟信号信息、时间戳信息和精密时钟协议确定调整信息，时间同步单元根据调整信息调整时钟信号和同步脉冲信号，将调整后的时钟信号和同步脉冲信号分路后统一发送给各个时间端口，能够减少开关器件的数量以及减少开关器件与时间端口相连接的数据线的数量，能够避免现有技术中用于传输时钟信号的数据线的数量多导致设备结构复杂度高、用于传输时钟信号的数据线不等长导致的时间信号延时的问题。
以太网时间同步装置网络设备

[发明专利]服务器节电系统及其节电方法-CN201810931227.6有效
发明人：韩应贤 -专利权人：英业达科技有限公司;英业达股份有限公司
申请日： 2018-08-15 - 公布日： 2021-07-30 - 主分类号： G06F1/3234 文献下载
摘要：本发明提供一种服务器节电系统，包括主板与背板，而主板与背板电性连接，其中主板包含复杂可编程逻辑器件、基本输入输出系统芯片与时钟芯片。基本输入输出系统芯片储存有基本输入输出系统程序。时钟芯片电性连接于复杂可编程逻辑器件。背板包含硬盘微控制器与硬盘端口。当硬盘与硬盘端口电性连接时，硬盘微控制器送出时钟致能讯号至复杂可编程逻辑器件，复杂可编程逻辑器件将时钟致能讯号传输至基本输入输出系统芯片，基本输入输出系统芯片判断时钟致能讯号以响应确认讯号至复杂可编程逻辑器件，复杂可编程逻辑器件依据确认讯号的内容以决定是否驱动时钟芯片发出时钟讯号至硬盘端口。
服务器节电系统及其方法

[发明专利]SerDes模块时钟网络架构-CN202011504057.7在审
发明人：项圣文;刘应 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-12-18 - 公布日： 2021-04-09 - 主分类号： H03L7/197 文献下载
摘要：本发明提供了一种SerDes模块时钟网络架构，包括参考时钟输入端口，多个数据传输通道，若干用户逻辑接口，若干分频支路和锁相环；所述参考时钟输入端口接收输入时钟并输送到所述锁相环，所述锁相环接收所述输入时钟并输出PLL输出时钟信号，所述PLL输出时钟信号输送到多个数据传输通道，以及，所述PLL输出时钟信号输送到所述分频支路、经分频后输出用户接口时钟并输送到用户逻辑接口；所述分频支路与所述用户逻辑接口一一对应。本发明的SerDes模块时钟网络架构，SerDes内部的PLL输出时钟信号给内部专用通道(数据传输通道)时，同时也分出若干分频支路，经过分频之后，输出给用户逻辑接口提供给FPGA使用。
serdes 模块时钟网络架构

[实用新型]微型多输出宽频段同步时钟发生器-CN201721182434.3有效
发明人：张天宇;呼凡;王洋;谢海涛;潘小林 -专利权人：美高森美通信科技（上海）有限公司
申请日： 2017-09-15 - 公布日： 2018-03-20 - 主分类号： G06F1/08 文献下载
摘要：本实用新型涉及一种微型多输出宽频段同步时钟发生器。主要解决当前时钟信号发生器体积大、设置界面复杂，不方便远程控制；输出时钟端口数有限；无法同时支持单端和差分的输出等技术问题。技术方案为一种微型多输出宽频段同步时钟发生器，包括CPU子系统、时钟芯片和电源，其特征是所述的时钟芯片为一个或两个，I 2C总线和通用输入输出线均与CPU子系统连接，时钟芯片与时钟驱动器连接，时钟驱动器接有晶振，时钟芯片设有IC SMA输入接口，时钟芯片设有多个输出端口，CPU子系统集成了HDMI接口、USB接口，并提供Micro USB电源接口。
微型输出宽频同步时钟发生器

[实用新型]数据读写装置、模块及设备-CN202220178083.3有效
发明人：方军;唐毅;吴壬华 -专利权人：武汉欣锐软件技术有限公司
申请日： 2022-01-21 - 公布日： 2022-06-28 - 主分类号： G06F13/16 文献下载
摘要：本申请实施例提供一种数据读写装置、模块及设备，所述装置包括：车载充电机中的第一微处理器、存储单元、第二微处理器和USB接口，其中，第一微处理器的时钟端口与存储单元的时钟端口、第二微处理器的时钟端口相连接，第一微处理器的DO端口与存储单元的DI端口、第二微处理器的DO端口相连接，第一微处理器的STE端口与存储单元的STE端口、第二微处理器的STE端口相连接，第一微处理器的DI端口与存储单元的DO端口、第二微处理器的DI端口相连接，因此，能够通过第二微处理器与存储单元进行数据读写，从而提升了对存储单元进行数据读写时的可靠性。
数据读写装置模块设备

[发明专利]数据采集装置、在线仿真调试系统及方法-CN201210311359.1有效
发明人：荣海涛;王建华 -专利权人：瑞萨集成电路设计(北京)有限公司
申请日： 2012-08-28 - 公布日： 2014-03-12 - 主分类号： G06F11/25 文献下载
摘要：发明涉及数据采集装置、在线仿真调试系统及方法，该装置包括：采集控制电路，用于根据在先设置的端口数据采集参数来控制采集电路对数据的采集；采集电路，用于在所述采集控制电路控制下采集相应时间段的数据；并将采集到的数据传输至微处理单元内部随机存储器中；其中，所述采集电路包括用于选择采样端口的端口选择电路、用于选择触发端口时钟和采样时钟的时钟选择电路和用于存储微处理单元端口数据并传送至微处理单元内部随机存储器中的数据采集及传输电路。
数据采集装置在线仿真调试系统方法

[发明专利]流水线双端口集成电路存储器-CN99108672.4有效
发明人：阿伦·S·罗森斯坦;斯科特·乔治·诺格尔 -专利权人：摩托罗拉公司
申请日： 1999-06-22 - 公布日： 2000-01-05 - 主分类号： G11C5/00 文献下载
摘要：流水线型双端口集成电路存储器(20)包括一个静态随机接入存储器(SRAM)单元的阵列(21),其中每个存储器单元(80)被连到一单个字线(72)和一单个位线对(74,76)上。每个端口的接入相对于相应的时钟信号同步执行。两个时钟信号互相是异步的。当接入请求从2个端口几乎同时被接收时,仲裁电路(24)确定哪个端口接收优先权。接收优先权的端口先接入阵列(21)。仲裁电路(24)确保几乎同时的接入请求被顺序地服务并且在一个相应的时钟信号的一单个周期内发生。
流水线端口集成电路存储器

[实用新型]数据采集装置及在线仿真调试系统-CN201220432694.2有效
发明人：荣海涛;王建华 -专利权人：瑞萨集成电路设计(北京)有限公司
申请日： 2012-08-28 - 公布日： 2013-07-03 - 主分类号： G06F11/25 文献下载
摘要：本实用新型涉及数据采集装置及在线仿真调试系统，该装置包括：采集控制电路，用于根据在先设置的端口数据采集参数来控制采集电路对数据的采集；采集电路，用于在所述采集控制电路控制下采集相应时间段的数据；并将采集到的数据传输至微处理单元内部随机存储器中；其中，所述采集电路包括用于选择采样端口的端口选择电路、用于选择触发端口时钟和采样时钟的时钟选择电路和用于存储微处理单元端口数据并传送至微处理单元内部随机存储器中的数据采集及传输电路。
数据采集装置在线仿真调试系统

[发明专利]一种服务器整机降低电磁辐射的控制方法、装置及程序-CN202011235905.9有效
发明人：刘纪斌;赵伟涛 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-11-06 - 公布日： 2022-06-24 - 主分类号： G06F13/42 文献下载
摘要：将PCIE设备连接到第一CLOCK BUFFER的可控时钟输出通道；如果任一所述PCIE设备在开机后就需要时钟信号，则向控制该PCIE设备的时钟输出通道的所述第一CLOCK BUFFER的vOE#端口输入控制信号使得时钟通道的使能端口输入低电平；对于根据需求使用的所述PCIE设备，由控制芯片获取PCIE设备的在位状态，由所述控制芯片根据所述在位状态生成时钟信号通道的控制信号，所述控制芯片将时钟信号通道的控制信号发送给所述第一CLOCK BUFFER的vOE#端口以控制第一CLOCK BUFFER的工作。从而实现第一CLOCK BUFFER按照PCIE设备的需求提供时钟信号，有效的控制所述第一CLOCK BUFFER的输出，可以降低电磁辐射。根据PCIE设备的需求提供时钟信号，可以降低所述第一CLOCK BUFFER的功耗。
一种服务器整机降低电磁辐射控制方法装置程序

[发明专利]一种用于改善汽车电子控制系统电磁兼容特性的微控制器-CN201310154412.6有效
发明人：王海欣;于梦溪 -专利权人：中国科学院微电子研究所
申请日： 2013-04-28 - 公布日： 2018-09-25 - 主分类号： G06F9/22 文献下载
摘要：本发明公开了一种用于改善汽车电子控制系统电磁兼容特性的微控制器，是对多模式时钟产生模块和IO端口模块进行改进，将时钟门控的方法应用于多模式时钟产生模块，采用翻转速率和驱动强度控制的方法对IO端口模块进行电磁兼容特性的加固本发明提供的用于改善汽车电子控制系统电磁兼容特性的微控制器，具有结构简单、适用性强的特点，应用于汽车电子MCU的时钟以及端口部分的配置功能丰富，根据系统需要配置成不同工作模式和使用特性，可以对每个单独外设时钟进行门控设置，在端口上集成了开漏设置、上拉下拉、数字/模拟功能复用、中断复用以及EMC特性控制等功能，具有较高的灵活性和可配置性。
一种用于改善汽车电子控制系统电磁兼容特性控制器