本发明涉及数字信号处理领域,公开了一种基于双口缓存的累加求和方法,该方法包括根据求和序列的长度及位数对双口进行配置,将IP核中的Memory Type设置为True Dual Port RAM类型,双口输入/输出数据的位宽与求和序列的量化位数匹配,设置双口深度,配置完成后生成所述双口;对求和结果SUM的最大值进行预估,设置相应位数;对模块进行复位;完成复位后,根据输入数据DIN和输出数据DOUT进行求和。本发明根据通过双口缓存的累加求和方法,实现对较长序列的求和,并且可以大量节省硬件开销,有很强的实用价值。