“数据寄存器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10082607个，建议您升级VIP下载更多相关专利

[发明专利]矢量浮点缩放-CN202010410209.0在审
发明人： T·D·安德森;D·布伊;J·茨维西亚克 -专利权人：德克萨斯仪器股份有限公司
申请日： 2020-05-15 - 公布日： 2020-11-24 - 主分类号： G06F9/30 文献下载
摘要：一种响应于矢量浮点缩放指令而在处理器中缩放源数据的方法(1600)包括指定包含源数据的第一源寄存器、包含缩放值的第二源寄存器以及用于存储缩放的源数据的目的地寄存器(1602)。第一源寄存器包括各自包含浮点值的多个通道，并且第二源寄存器和目的地寄存器各自包括与第一源寄存器的通道相对应的多个通道。该方法包括通过以下方式执行矢量浮点缩放指令：针对第一源寄存器中的每个通道，将第二源寄存器的对应通道中的缩放值添加到第一源寄存器的通道中的浮点值的指数字段中以创建缩放的浮点值(1604)，并将缩放的浮点值存储在目的地寄存器的对应通道中
矢量浮点缩放

[发明专利]一种基于一维卷积神经网络的时间序列处理加速器-CN202111065987.1在审
发明人：刘冬生;朱令松;陆家昊;胡昂;魏来;成轩 -专利权人：华中科技大学
申请日： 2021-09-10 - 公布日： 2021-12-07 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种基于一维卷积神经网络的时间序列处理加速器，属于人工智能与集成电路设计领域，包括：输入处理模块，包括N行寄存器组，第一行寄存器组中寄存器的个数为N，各行寄存器组中寄存器的个数逐行减一；在全局控制模块的协同控制下，各推理数据依次经寄存器reg1N输入，在第一行寄存器组中横向流动后通过寄存器reg11输出，第一行寄存器组中的数据在各行寄存器组中纵向流动后通过寄存器regnn输出，n＝2,3,…,N；卷积运算阵列对输入处理模块输出的数据进行卷积运算及激活，池化处理模块对激活结果进行池化后输出，全连接处理模块对激活结果进行全连接加法运算后输出实现推理数据复用，降低推理数据的搬移量，提高网络运算效率及可配置性。
一种基于卷积神经网络时间序列处理加速器

[发明专利]执行哈希算法的电路、计算芯片、加密货币矿机和方法-CN202011504071.7在审
发明人：范志军;薛可;许超;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-12-18 - 公布日： 2022-06-21 - 主分类号： G06Q20/06 文献下载
摘要：一种电路包括：以流水线结构布置的多个运算级，各自包括第0至第15扩展寄存器；和多个扩展数据运算逻辑模块，各自设置在相邻运算级之间，并包括基于当前运算级的第2扩展寄存器的扩展数据计算用于后一运算级的第0扩展寄存器的扩展数据的第一子模块、基于当前运算级的第0和第14扩展寄存器的扩展数据计算用于后一运算级的第14扩展寄存器的扩展数据的第二子模块、基于当前运算级的第3扩展寄存器的扩展数据计算用于后一运算级的第1扩展寄存器的扩展数据的第三子模块和基于当前运算级的第1和第15扩展寄存器的扩展数据计算用于后一运算级的第15扩展寄存器的扩展数据的第四子模块。
执行算法电路计算芯片加密货币方法

[发明专利]一种解析音频数据的方法-CN201310078511.0有效
发明人：陆舟;于华章 -专利权人：飞天诚信科技股份有限公司
申请日： 2013-03-12 - 公布日： 2013-07-10 - 主分类号： G10L25/00 文献下载
摘要：本发明公开一种解析音频数据的方法，涉及通信领域，包括：判断上升沿数组和下降沿数组中是否有满足预设条件的字节，是则将有满足预设条件的字节的数组作为当前数组，关闭另外一个数组对应的中断，获取当前数组的当前字节和下一字节存入第一寄存器，若第一寄存器中数据的值满足预设要求则更新解析索引值，获取当前数组的当前字节存入第二寄存器，获取下一字节存入第三寄存器，将第二寄存器中的数据与第三寄存器中的数据进行校验运算，运算结果替换第二寄存器中的数据，当索引值更新次数等于第一寄存器中数据的值时若第二寄存器中数据的值满足要求则提示接收到的数据正确，结束；本发明的有益效果在于提高音频数据解析效率和音频通信的兼容性。
一种解析音频数据方法

[发明专利]数据处理方法、装置及计算机可读存储介质-CN202011271639.5有效
发明人：王骞;庄戌堃 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2020-11-13 - 公布日： 2022-12-23 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了一种数据处理方法、装置及计算机可读存储介质。其中，方法包括预先为总线上设备的可访问内部寄存器设置相应的镜像寄存器。当接收到有效的总线写请求，将待写入数据锁存至写请求的寄存器对应的镜像寄存器中，并发送在延迟时间段内该镜像寄存器值不变的指令，同时生成FIFO处理请求；延迟时间段从当前时刻开始、时长为数据延迟时间，数据延迟时间大于数据从写入FIFO到写出FIFO、写入内部寄存器及数据同步所需时间之和。根据单深度的FIFO的状态将数据写入目标寄存器，并在延迟时间段之外调用数据同步程序将目标寄存器的变化数据写入至相应的镜像寄存器，可有效解决总线写后立即读这种应用场景下出现的读写不一致的问题，且不会降低整体系统性能
数据处理方法装置计算机可读存储介质

[实用新型]执行哈希算法的电路、计算芯片和加密货币矿机-CN202023083563.1有效
发明人：范志军;薛可;许超;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-12-18 - 公布日： 2021-06-22 - 主分类号： G06Q20/06 文献下载
摘要：一种电路包括：以流水线结构布置的多个运算级，各自包括第0至第15扩展寄存器；和多个扩展数据运算逻辑模块，各自设置在相邻运算级之间，并包括基于当前运算级的第2扩展寄存器的扩展数据计算用于后一运算级的第0扩展寄存器的扩展数据的第一子模块、基于当前运算级的第0和第14扩展寄存器的扩展数据计算用于后一运算级的第14扩展寄存器的扩展数据的第二子模块、基于当前运算级的第3扩展寄存器的扩展数据计算用于后一运算级的第1扩展寄存器的扩展数据的第三子模块和基于当前运算级的第1和第15扩展寄存器的扩展数据计算用于后一运算级的第15扩展寄存器的扩展数据的第四子模块。
执行算法电路计算芯片加密货币

[发明专利]用于微处理器中累加寄存器结果的指令处理-CN202080059682.7在审
发明人： B.汤普托;M.博尔斯马;A.瓦格纳;J.莫雷拉;黎贵雄;S.米勒;D.阮 -专利权人：国际商业机器公司
申请日： 2020-07-21 - 公布日： 2022-07-22 - 主分类号： G06F9/30 文献下载
摘要：公开了一种用于处理信息的计算机系统、处理器和方法，包括：至少一个计算机处理器；与所述至少处理器相关联的主寄存器文件，所述主寄存器文件具有用于存储数据的多个条目、用于将数据写入所述主寄存器文件条目的一个或多个写入端口、以及用于从所述主寄存器文件条目读取数据的一个或多个读取端口；一个或多个执行单元，包括密集数学执行单元；以及至少一个累加器寄存器文件，具有用于存储数据的多个条目。在一方面，密集数学执行单元的结果被写到累加器寄存器文件，优选地多次被写到相同的累加器寄存器文件条目，并且来自累加器寄存器文件的数据被写到主寄存器文件。
用于微处理器累加寄存器结果指令处理

[发明专利]对移位寄存器进行检查点操作-CN202111144014.7在审
发明人：菲利普·戴 -专利权人：美普思技术有限责任公司
申请日： 2016-07-08 - 公布日： 2021-12-31 - 主分类号： G06F11/22 文献下载
摘要：本公开涉及对移位寄存器进行检查点操作。硬件结构提供用于对主移位寄存器进行一次或多次检查点操作的方式。硬件结构包括用于存储最近移到主移位寄存器上的数据元素的、具有每个检查点的额外数据位置的扩展移位寄存器。更新历史移位寄存器具有用于存储指示扩展移位寄存器是否被更新的信息的每个检查点的数据位置。检查点产生逻辑通过基于存储在更新历史移位寄存器中的信息选择存储在扩展移位寄存器的数据元素的子集来得到每个检查点。
移位寄存器进行检查点操作

[发明专利]对移位寄存器进行检查点操作-CN202111144056.0在审
发明人：菲利普·戴 -专利权人：美普思技术有限责任公司
申请日： 2016-07-08 - 公布日： 2021-12-31 - 主分类号： G06F11/22 文献下载
摘要：本公开涉及对移位寄存器进行检查点操作。硬件结构提供用于对主移位寄存器进行一次或多次检查点操作的方式。硬件结构包括用于存储最近移到主移位寄存器上的数据元素的、具有每个检查点的额外数据位置的扩展移位寄存器。更新历史移位寄存器具有用于存储指示扩展移位寄存器是否被更新的信息的每个检查点的数据位置。检查点产生逻辑通过基于存储在更新历史移位寄存器中的信息选择存储在扩展移位寄存器的数据元素的子集来得到每个检查点。
移位寄存器进行检查点操作

[发明专利]对移位寄存器进行检查点操作-CN201610539460.0有效
发明人：菲利普·戴 -专利权人：美普思技术有限责任公司
申请日： 2016-07-08 - 公布日： 2021-10-12 - 主分类号： G06F11/22 文献下载
摘要：本公开涉及对移位寄存器进行检查点操作。硬件结构提供用于对主移位寄存器进行一次或多次检查点操作的方式。硬件结构包括用于存储最近移到主移位寄存器上的数据元素的、具有每个检查点的额外数据位置的扩展移位寄存器。更新历史移位寄存器具有用于存储指示扩展移位寄存器是否被更新的信息的每个检查点的数据位置。检查点产生逻辑通过基于存储在更新历史移位寄存器中的信息选择存储在扩展移位寄存器的数据元素的子集来得到每个检查点。
移位寄存器进行检查点操作

[发明专利]超细粒度门控时钟的FIFO数据存储方法及装置-CN201210267344.X有效
发明人：周宏伟;邓让钰;李永进;晏小波;衣晓飞;张英;窦强;曾坤;谢伦国;王永文;马卓 -专利权人：中国人民解放军国防科学技术大学
申请日： 2012-07-31 - 公布日： 2012-12-12 - 主分类号： G06F5/06 文献下载
摘要：本发明公开了一种超细粒度门控时钟的FIFO数据存储方法及装置，方法步骤如下：1）通过多个具有多位寄存器的寄存器位组呈阵列状布置构建数据队列电路；2）在每一个时钟周期判断每一个寄存器位组的内容在下一个时钟周期是否保持不变，如果寄存器位组的内容在下一个时钟周期保持不变则切断所述寄存器位组的输入时钟；如果寄存器位组的内容在下一个时钟周期需要更新则保持所述寄存器位组的输入时钟；装置包括数据输入单元、数据队列电路、门控时钟单元和数据输出单元，数据队列电路由多个具有多位寄存器的寄存器位组呈阵列状布置构成。
细粒度门控时钟 fifo 数据存储方法装置

[发明专利]使得能够每寄存器处理多个带符号独立数据元的装置、方法和编译器-CN01819585.7无效
发明人：迈克尔·T·布拉迪;琼·L·米切尔;詹妮弗·Q·特莱勒维茨 -专利权人：国际商业机器公司
申请日： 2001-09-26 - 公布日： 2004-02-25 - 主分类号： G06T11/40 文献下载
摘要：一种用于数据处理的系统，包括使用这里阐述的规则(44)，把每一寄存器的多个带符号数据元压缩到一个处理器的寄存器中，而且使用相同的操作数(36)在单个周期内对寄存器中的数据元同时操作。所述数据元可以按照编译器指令的定义彼此独立，一个寄存器中的数据元的大小可以彼此不同。一个较大的数据元可被拆分到多个寄存器。可用处理单个图像所需的寄存器数同时处理代表两个图像的数据流。单个图像还可以以接近N倍快的速度被处理，其中N是每一寄存器中数据元的数量。
使得能够寄存器处理多个带符号独立数据装置方法编译器

[发明专利]一种支持低开销北向数据加载的矩阵乘运算脉动阵列装置-CN202211045829.4在审
发明人：唐勇;刘亮;吴铁彬;谭弘兵;于齐 -专利权人：无锡江南计算技术研究所
申请日： 2022-08-30 - 公布日： 2022-11-11 - 主分类号： G06F17/16 文献下载
摘要：本发明涉及机器学习技术领域，具体涉及一种支持低开销北向数据加载的矩阵乘运算脉动阵列装置，脉动阵列装置包括n*n运算核心、北向数据加载器、西向数据整形与加载器和累加缓冲器，运算核心包括北向数据影子寄存器、忙碌锁存器、北向数据寄存器、累加数据寄存器、北向更新使能寄存器、西向数据寄存器、乘法器和加法器，北向数据加载器与第一行运算核心的北向数据影子寄存器及忙碌锁存器连接，设定节拍周期，每三个节拍向第一行运算核心的北向数据影子寄存器写入北向数据并置相应的忙碌锁存器为1，北向数据影子寄存器依次传递北向数据并在传递后复位忙碌锁存器。本发明的有益技术效果包括：实现北向数据的预加载，提高了矩阵乘法运算的效率。
一种支持开销数据加载矩阵运算脉动阵列装置

[发明专利]用于对向量元素集合执行约减操作的方法和设备-CN201580063820.8有效
发明人： D.M.孔兹曼;C.J.休格斯 -专利权人：英特尔公司
申请日： 2015-11-23 - 公布日： 2021-03-30 - 主分类号： G06F9/30 文献下载
摘要：例如，处理器的一个实施例包括：包含要约减的多个数据元素值的值向量寄存器；存储指示值向量寄存器中的哪些值相互关联的多个索引值的索引向量寄存器；通过组合来自值向量寄存器的数据元素值来对值向量寄存器内的数据元素值执行约减操作的单指令多数据（SIMD）约减逻辑，所述数据元素值如由索引向量寄存器中的索引值指示的那样相互关联；以及存储由SIMD约减逻辑生成的约减操作的结果的累加向量寄存器。
用于向量元素集合执行操作方法设备

[发明专利]一种低时延的小包发送方法及装置-CN202310680494.1有效
发明人：刘锋;李梦君;薛楠楠;彭凯;李志康;李书胜;沈永超;梅松 -专利权人：湖北微源卓越科技有限公司;华中科技大学
申请日： 2023-06-09 - 公布日： 2023-08-18 - 主分类号： H04L45/121 文献下载
摘要：本发明涉及一种低时延的小包发送装置，基于FPGA多寄存器组合优化实现，首先，设定多寄存器组合处理逻辑以及小包数据切分逻辑；其次，响应应用程序发包请求，接收并处理数据包，按照所述小包数据切分逻辑，计算数据包切片数和末片余量；第三，根据多寄存器组合处理逻辑，执行末片余量判断并将非末片切片数据存入指定的寄存器的缓存空间；然后，根据末片余量数据长度将所述末片余量划分为满片或非满片两种类型，并根据多寄存器组合处理逻辑，将所述末片余量根据划分的类型存入不同的寄存器处理；最后，从寄存器以及寄存器的缓存空间中取出数据包的分片进行组装后发出。
一种低时延小包发送方法装置