“控制栅电极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6441377个，建议您升级VIP下载更多相关专利

[发明专利]制造半导体器件的方法以及半导体器件-CN201711283370.0有效
发明人：徐丞伯;吴云骥;黄仲仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-07 - 公布日： 2022-03-08 - 主分类号： H01L27/11573 文献下载
摘要：NVM单元包括选择晶体管和控制晶体管。选择晶体管包括设置在半导体布线周围的栅极介电层和设置在栅极介电层上的选择栅电极。控制晶体管包括设置在半导体布线周围的堆叠的介电层和设置在堆叠的介电层上的控制栅电极。堆叠的介电层包括电荷捕获层。选择栅电极设置为与控制栅电极相邻，其中，堆叠的介电层插接在选择栅电极和控制栅电极之间。
制造半导体器件方法以及

[发明专利]连接存储栅存储单元及其操作和制造方法-CN201410601526.5在审
发明人：骆志炯 -专利权人：骆志炯
申请日： 2014-10-30 - 公布日： 2015-05-06 - 主分类号： H01L21/336 文献下载
摘要：本公开提供了一种连接存储栅存储单元及其操作和制造方法。一示例存储单元可以包括：存储晶体管，包括在衬底上形成的栅堆叠，所述栅堆叠包括依次堆叠的存储栅介质、存储栅电极、控制栅介质和控制栅电极；以及辅助晶体管，包括在衬底上形成的栅堆叠以及位于栅堆叠相对两侧的源/漏区，其中，存储晶体管的存储栅电极连接到辅助晶体管的源/漏区之一。
连接存储单元及其操作制造方法

[发明专利]集成电路及其制造方法-CN201810994566.9有效
发明人：吴云骥;徐丞伯;刘建宏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-29 - 公布日： 2021-09-10 - 主分类号： H01L27/1157 文献下载
摘要：存储单元包括控制栅电极、选择栅电极、电荷捕获层和共用源极/漏极。共用源极/漏极由半导体衬底限定并且是n型。控制栅电极和选择栅电极位于半导体衬底上面并且分别位于共用源极/漏极的相对两侧上。此外，控制栅电极位于电荷捕获层上面并且包括具有p型功函的金属。在一些实施例中，选择栅电极包括具有n型功函的金属。
集成电路及其制造方法

[发明专利]控制栅电极结构的修饰的方法-CN200580010031.4无效
发明人：岳红宇;陈立 -专利权人：东京毅力科创株式会社
申请日： 2005-02-11 - 公布日： 2007-03-28 - 主分类号： H01L21/66 文献下载
摘要：提供了一种用于控制包含具有第一尺寸的栅电极层的栅电极结构的修饰的方法和处理工具，包括确定栅电极结构的第一尺寸，选择目标修饰尺寸，将第一尺寸和目标修饰尺寸前馈到工艺模型以创建一组工艺参数，对栅电极结构执行修饰工艺，包括控制该组工艺参数，修饰栅电极结构，以及测量栅电极结构的修饰尺寸。
控制电极结构修饰方法

[发明专利]一种屏蔽栅DMOS器件-CN201810993531.3有效
发明人：高巍;何文静;任敏;蔡少峰;李泽宏;张金平;张波 -专利权人：电子科技大学
申请日： 2018-08-29 - 公布日： 2021-11-23 - 主分类号： H01L29/423 文献下载
摘要：一种屏蔽栅DMOS器件，属于功率半导体技术领域，本发明在控制栅电极和屏蔽栅电极之间设置一个额外的浮空栅电极，各电极之间由介质层相互隔离，由于引进了位置可调的浮空栅电极，器件的栅源电容得以减小，且栅源电容与栅漏电容的比值可调，同时浮空栅电极和接地的屏蔽栅电极的结合使得第一导电类型半导体漂移区内部的电场更加均匀地分布，因此本发明提出的一种屏蔽栅DMOS器件，减小了器件的开关损耗，提高了器件开关速度和耐压水平，改善了导通电阻和开关损耗的矛盾关系
一种屏蔽 dmos 器件

[发明专利]用于显示面板的控制电路、驱动方法和显示装置-CN201610973641.4有效
发明人：商广良;韩明夫;韩承佑;林允植;董学 -专利权人：京东方科技集团股份有限公司
申请日： 2016-11-07 - 公布日： 2020-04-24 - 主分类号： G09G3/20 文献下载
摘要：本发明提供一种用于显示面板的控制电路、驱动方法和显示装置。所述用于显示面板的控制电路用于控制显示面板，所述显示面板包括屏蔽电极、栅线以及栅极驱动电路；对应的屏蔽电极分别设置于一行栅线上方，用于遮挡该行栅线，所述用于显示面板的控制电路包括屏蔽电极控制单元；所述屏蔽电极通过所述屏蔽电极控制单元与公共电极连接；所述屏蔽电极控制单元用于当一行栅线打开时控制对应的屏蔽电极处于浮空状态。
用于显示面板控制电路驱动方法显示装置

[发明专利]半导体器件及其制造方法-CN201810246905.5有效
发明人：山越英明;桥本孝司;阿部真一郎;大水祐人 -专利权人：瑞萨电子株式会社
申请日： 2018-03-23 - 公布日： 2023-09-19 - 主分类号： H10B43/30 文献下载
摘要：在具有ONO膜的MONOS存储器中，防止在ONO膜上方的控制栅电极的下表面的端部与ONO膜下方的半导体衬底之间发生电介质击穿和短路。当形成在ONO膜ON上方的多晶硅膜被处理以形成控制栅电极时，ONO膜不被处理。随后，形成覆盖控制栅电极的侧表面的第二偏移间隔物。然后，使用第二偏移间隔物作为掩模，处理ONO膜。这产生了ONO膜的端部在控制栅电极的栅极长度方向上分别从控制栅电极的侧表面向外突出的形状。
半导体器件及其制造方法

[发明专利]高迁移率低源漏电阻的三栅控制型无结晶体管-CN201310519069.0有效
发明人：靳晓诗;吴美乐;刘溪;揣荣岩 -专利权人：沈阳工业大学
申请日： 2013-10-29 - 公布日： 2016-11-23 - 主分类号： H01L27/12 文献下载
摘要：本发明涉及一种高迁移率低源漏电阻的三栅控制型无结晶体管，采用源控栅电极、沟道控栅电极和漏控栅电极等三个彼此独立控制的栅电极，使得器件既能够保证在低掺杂浓度的沟道内实现高迁移率，避免高掺杂浓度随机散射增强效应所导致的器件稳定性下降，同时又可以通过源控栅电极和漏控栅电极的独立控制作用获得较低的源漏电阻，从而有效解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加，而掺杂浓度过高又会导致器件迁移率和稳定性下降这二者之间的矛盾，适用于推广应用
迁移率漏电控制结晶体

[发明专利]半导体器件及其制造方法-CN200710102223.9无效
发明人：石井泰之;桥本孝司;川岛祥之;鸟羽功一;町田悟;片山弘造;齐藤健太郎;松井俊一 -专利权人：株式会社瑞萨科技
申请日： 2007-04-27 - 公布日： 2007-11-14 - 主分类号： H01L27/115 文献下载
摘要：一种半导体器件，其包括具有控制栅极和存储栅极的分离栅极型存储单元、低耐压MISFET和高耐压MISFET，其中可以抑制存储单元的阈值电压的变化。控制栅极的栅极绝缘膜比高耐压MISFET的栅极绝缘膜薄，控制栅极比低耐压MISFET的栅电极14厚，且存储栅极的厚度与存储栅极的栅长度的比大于1。控制栅极和栅电极15形成为包括电极材料膜8A和电极材料层8B的多层结构，且栅电极14为与控制栅极的电极材料膜8A同时形成的单层结构。
半导体器件及其制造方法

[发明专利]非易失性存储装置中形成栅电极的方法-CN200510005527.4有效
发明人：李炳锡 -专利权人：海力士半导体有限公司
申请日： 2005-01-20 - 公布日： 2006-03-22 - 主分类号： H01L21/28 文献下载
摘要：本发明公开一种形成非易失性存储装置的栅电极的方法。根据本发明，在用于确定栅电极的栅电极蚀刻工艺中，该蚀刻步骤是通过选择性添加含碳附加气体来执行的。其可防止在蚀刻浮动栅时在控制栅的侧壁上形成底切。因此可形成具有垂直轮廓的栅电极。
非易失性存储装置形成电极方法

[发明专利]一种结合浮栅的IGBT器件结构-CN202010008661.4在审
发明人：汪炼成;张羽;彭程;黄强;张磊;滕以然;朱文辉 -专利权人：中南大学
申请日： 2020-01-06 - 公布日： 2020-05-19 - 主分类号： H01L29/739 文献下载
摘要：本发明提供了一种结合浮栅的IGBT器件结构，包括：IGBT结构及浮栅结构，所述IGBT结构包括有一金属集电极，所述金属集电极的上方依次设置有P+集电区、N型缓冲层、N‑漂移区、P型基区、N+源区和金属发射极，所述金属发射极使得位于同侧的N+源区与P型基区短接，且所述金属发射极均接源极电位；所述浮栅结构由隧道氧化层、浮栅电极、栅氧化层和控制栅电极组成，所述浮栅电极通过所述隧道氧化层与所述N‑漂移区、P型基区和N+源区隔离，所述控制栅电极通过所述栅氧化层与所述浮栅电极隔离；本发明具有缩短关断时间、提升关断稳定性和减小漏电流功能，同时不会增加导通电阻，并且浮栅结构制作工艺简单，拥有良好的应用效果。
一种结合 igbt 器件结构

[发明专利]平面双栅氧化物薄膜晶体管及其制备方法-CN201710581054.5在审
发明人：刘玉荣 -专利权人：华南理工大学
申请日： 2017-07-17 - 公布日： 2017-11-24 - 主分类号： H01L29/786 文献下载
摘要：本发明公开了平面双栅氧化物薄膜晶体管及其制备方法。其器件结构自下而上依次包括衬底、过渡层、栅电极层、电解质栅介质层、半导体有源层、源电极/漏电极，源电极和漏电极相对设置于所述半导体有源层上方；栅电极层由两个栅电极组成，两个栅电极相对设置于过渡层的上方；栅电极与源电极/漏电极设置的方向相同；源电极/漏电极位置位于两个栅电极两侧；电解质栅介质层采用具有双电层效应的电解质材料。本发明通过调整两个栅极的偏压可调控TFT器件的电特性；两个栅极可同时作为控制栅和信号栅使用，使电路得到简化；本具有低功耗、电特性可动态调控、低成本等优势，有利于在柔性化、便携式、移动式、可穿戴式等低功耗电子产品领域得到实际应用
平面氧化物薄膜晶体管及其制备方法

[发明专利]一种铁电存储单元-CN202010489524.7在审
发明人：彭强祥;胡万清;廖敏;周益春;曾斌建 -专利权人：湘潭大学
申请日： 2020-06-02 - 公布日： 2020-09-04 - 主分类号： H01L27/11592 文献下载
摘要：一种铁电存储单元，包括：铁电栅场效应晶体管和选通管(11)，铁电栅场效应晶体管包括：衬底(1)，衬底(1)的源区设置有漏电极(10)和源电极(9)；在衬底(1)的绝缘区上依次垂直延伸有栅绝缘层(4)、浮栅电极层(5)、铁电层(6)、控制栅电极层(7)；选通管(11)设置在浮栅电极(5)和源电极(9)之间；当控制栅电极层(7)进行擦写工作时，选通管(11)打开并接地，防止电荷从衬底(1)隧穿进入栅绝缘层(4)和铁电层(6)，避免信号写入和擦除动作过程中绝缘层承载较大的电压降，从而减小铁电层存储信号改变过程中导致的电子隧穿失效影响，提高铁电栅场效应晶体管的可靠性。
一种存储单元

[发明专利]一种半导体结构及其形成方法-CN201910795479.5在审
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-08-27 - 公布日： 2021-03-05 - 主分类号： H01L29/423 文献下载
摘要：本发明实施例提供一种半导体结构及其形成方法，所述方法在基底上形成第一初始栅电极结构后，刻蚀所述第一初始栅电极结构的底部侧壁，使第一初始栅电极结构形成第一栅电极结构，所述第一栅电极结构底部的基底中具有第一沟道区，在沿所述第一沟道区的长度方向上，所述第一栅电极结构的底部尺寸小于顶部尺寸。由于第一初始栅电极结构在第一沟道区的长度方向上的尺寸相对较大，因此在形成第一初始栅电极结构的过程中，能够较好的控制第一初始栅电极结构的尺寸均一性。而第一栅电极结构由刻蚀第一初始栅电极的底部侧壁而形成，因此形成的第一栅电极结构的尺寸均一性较好，从而提高了器件的尺寸均一性，进而提高了器件的性能均一性。
一种半导体结构及其形成方法

[发明专利]自对准栅结构纳米场效应晶体管及其制备方法-CN200810223905.X有效
发明人：彭练矛;张志勇;王胜;梁学磊;陈清 -专利权人：北京大学
申请日： 2008-10-09 - 公布日： 2009-03-18 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种自对准栅结构纳米场效应晶体管及其制备方法，以一维半导体纳米材料作为导电通道，其两端分别是源、漏电极；用原子层沉积方式生长栅介质层，覆盖在源、漏电极之间，以及源、漏电极相对面的侧壁和部分源、漏电极上；在栅介质层上再通过蒸发或溅射方法生长栅电极层，栅介质层和栅电极层的厚度之和小于源、漏电极的厚度，源漏电极之间导电通道上的栅电极通过栅介质侧墙与源、漏电极实现电学隔离。本发明的自对准结构制作工艺简单、稳定，自由度高，源漏之间的导电通道基本被栅电极覆盖，大大提高了栅对导电通道的控制能力，而且，对于栅介质层和栅电极层的材料无限制，从而可以自由调节器件的阈值电压，满足规模集成电路设计的需要
对准结构纳米场效应晶体管及其制备方法