专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果5030251个,建议您升级VIP下载更多相关专利
  • [实用新型]一种微型多锁相频率合成器-CN201320668888.7有效
  • 宁涛;王润洪;肖聪;吴伟冬;马刚 - 成都九华圆通科技发展有限公司
  • 2013-10-29 - 2014-04-02 - H03L7/18
  • 本实用新型公开了一种微型多锁相频率合成器,它由控制器、结构对称的至少两组单锁相路,以及至少一组混频锁相路组成,控制器分别与单锁相路、混频锁相路连接,两组单锁相路之间通过晶体振荡器互连,两组单锁相路的输出端分别与混频锁相路连接。本实用新型提供一种微型多锁相频率合成器,采用结构对称的至少两组单锁相路,两组单锁相路可互换,简化了电路结构和空间布局,减小了体积,降低了生产成本和使用成本,易于集成,电路结构灵活,易于扩展,通过混频锁相路使得两组单锁相路互相嵌套,可根据具体需要设置各环路中分频器个数,确保满足捷变频、高分辨率、低杂散和低相噪等方面的要求。
  • 一种微型多环式锁相频率合成器
  • [发明专利]一种混合锁相-CN201610563146.6有效
  • 白旭;胡辉;付劲松;张超 - 北华航天工业学院
  • 2016-07-18 - 2019-01-08 - H03L7/085
  • 本发明提出一种混合锁相锁相频率锁定方法,包括时钟产生器、鉴频鉴相器、模拟比较器、压控振荡器、分频器、模/数转换器、微控制器、数/模转换器及环路滤波电路、固定增益放大器及电平调理电路、程控增益放大电路,该混合锁相结构及频率锁定方法结合了全数字锁相和模拟锁相的部分优点,使得本发明专利解决了锁相的失锁问题,该结构的锁相使得压控振荡器(VCO)处于任何工作频率条件下锁相均可以进入锁定状态。基于该结构的锁相结构简单,易于实现。
  • 混合锁相环频率锁定方法
  • [发明专利]间歇锁相频率综合器-CN201610594381.X有效
  • 阴亚东;施隆照 - 福州大学
  • 2016-07-27 - 2019-03-12 - H03L7/10
  • 本发明涉及一种间歇锁相频率综合器,包括时钟同步单元、锁相单元以及模式控制单元;时钟同步单元分别与模式控制单元以及锁相单元相连;模式控制单元与所相单元相连;时钟同步单元以及模式控制单元作为输入端,分别接收参考时钟信号以及模式控制信号;模式控制单元接收时钟同步单元发送的同步时钟信号;锁相单元接收模式控制信号发送的第一复位信号以及第二复位信号,接收时钟同步单元发送的同步时钟信号,并分别发送反馈时钟信号至时钟同步单元以及模式控制单元;锁相单元作为输出端,输出一高频时钟信号。本发明所提出的一种间歇锁相频率综合器,其能够工作在开启时间短于锁相锁定时间的间歇工作模式。
  • 间歇式锁相环频率综合
  • [实用新型]一种内插混频器的DDS激励PLL的微波频率合成器-CN201120101571.6无效
  • 司朝良;刘清来;初广前 - 山东交通学院
  • 2011-04-09 - 2011-09-21 - H03L7/22
  • 本实用新型的内插混频器的DDS激励PLL的微波频率合成器,包括主锁相PLL和直接数字频率合成器DDS,其特征在于:包括辅助锁相PLL、混频器和控制单元;直接数字频率合成器DDS的输出信号接到主锁相PLL中鉴相器的输入端,主锁相PLL的输出信号经N分频后输入到混频器的输入端;辅助锁相PLL的输出信号输入到混频器,混频器的输出信号输入到鉴相器;所述控制单元与直接数字频率合成器DDS和辅助锁相本实用新型保证了主锁相输出的微波信号具有较宽的频率范围和很高的频率分辨率;且实现了输出信号的频率微调和粗调的有效结合,具有输出频带宽、分辨率高和调节方便的优点。
  • 一种内插混频器dds激励pll微波频率合成器
  • [发明专利]环路增益校准方法-CN201210229664.6有效
  • 张湘辉;汪炳颖;詹景宏;谢秉谕 - 联发科技股份有限公司
  • 2008-10-16 - 2012-10-17 - H03L7/085
  • 本发明提供全数字锁相、环路频宽校准方法与环路增益校准方法。一种环路频宽校准方法,用于全数字锁相。环路频宽校准方法包含根据全数字锁相的时间数字转换器的增益、数控振荡器的增益或时间数字转换器的增益与数控振荡器的增益二者的组合,通过调整全数字锁相的比例路径模块的放大器的增益,来校准全数字锁相的环路频宽上述环路频宽校准方法达到精确校准全数字锁相的环路频宽的效果。
  • 环路增益校准方法
  • [实用新型]利用乒乓实现的锁相快跳源-CN201320413392.5有效
  • 宋烨曦;杨光;孙敏 - 四川九洲电器集团有限责任公司
  • 2013-07-12 - 2014-02-12 - H03L7/099
  • 本实用新型提出了一种利用乒乓实现的锁相快跳源,由两个锁相电路、一个单刀双掷开关、晶体振荡器、CPLD控制电路、放大滤波电路构成,其中晶体振荡器连接两个锁相电路,所述两个锁相电路连接到所述单刀双掷开关;CPLD控制电路与锁相电路中的锁相和单刀双掷开关连接;单刀双向开关连接到放大滤波电路,放大滤波电路的输出作为所述锁相快跳源的输出。本实用新型是用两个独立的锁相相互切换来实现快跳,可以很容易的实现跳频时间小于1μs。本实用新型相比以传统方式实现的快跳源,其体积更小、功耗更小、成本更低。
  • 利用乒乓实现锁相式快跳源
  • [发明专利]时钟系统、电子装置、处理方法-CN201780091708.4在审
  • 刘敬波;刘俊秀;王雅君;石岭 - 深圳开阳电子股份有限公司
  • 2017-12-08 - 2020-07-14 - H03L7/08
  • 本发明公开了一种时钟系统(100),时钟系统(100)包括参考时钟模块(110)、锁相模块(120)、锁相电源模块(130)、锁相故障监测模块(140)和锁相故障处理模块(150)。锁相模块(120)用于根据参考时钟信号输出处理时钟信号。锁相电源模块(130)用于为锁相模块(120)供电。锁相故障监测模块(140)用于根据锁相电源模块(130)的供电电压和处理时钟信号确定锁相模块(120)的工作状态。锁相故障处理模块(150)用于根据锁相模块(120)的工作状态控制锁相模块(120)和/或锁相电源模块(130)及确定输出时钟信号。本发明还公开了一种处理方法和一种电子装置。
  • 时钟系统电子装置处理方法
  • [发明专利]一种多锁相高速跳频本振电路-CN202011188155.4在审
  • 肖姗姗;苗尧飞;于猛;吴迪;杨博;周扬;巩执欢;莫晓婷;王武志 - 天津光电通信技术有限公司
  • 2020-10-30 - 2020-12-29 - H03L7/099
  • 本发明创造提供了一种多锁相高速跳频本振电路,包括:锁相单元,所述锁相单元包括至少两个锁相,用于读出数据,并分别输出相应的频率;晶振单元,所述晶振单元用于为所述锁相单元提供时钟;高速开关阵列,所述高速开关阵列用于定时切换所述锁相单元中的锁相,并根据所述锁相输出的频率输出相应的本振频率;电源单元,用于分别为所述锁相单元、晶振单元和高速开关阵列提供电源;所述晶振单元与所述锁相单元电连接,所述高速开关阵列与所述锁相单元电连接,所述电源单元分别与所述锁相单元可以利用多个锁相切换来提高跳频速率。
  • 一种多锁相环高速电路
  • [实用新型]一种多锁相高速跳频本振电路-CN202022480628.X有效
  • 肖姗姗;苗尧飞;于猛;吴迪;杨博;周扬;巩执欢;马彤鑫;莫晓婷 - 天津光电通信技术有限公司
  • 2020-10-30 - 2021-04-30 - H03L7/099
  • 本实用新型提供了一种多锁相高速跳频本振电路,包括:锁相单元,所述锁相单元包括至少两个锁相,用于读出数据,并分别输出相应的频率;晶振单元,所述晶振单元用于为所述锁相单元提供时钟;高速开关阵列,所述高速开关阵列用于定时切换所述锁相单元中的锁相,并根据所述锁相输出的频率输出相应的本振频率;电源单元,用于分别为所述锁相单元、晶振单元和高速开关阵列提供电源;所述晶振单元与所述锁相单元电连接,所述高速开关阵列与所述锁相单元电连接,所述电源单元分别与所述锁相单元可以利用多个锁相切换来提高跳频速率。
  • 一种多锁相环高速电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top