“多处理器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11204534个，建议您升级VIP下载更多相关专利

[发明专利]多处理器-CN200980122843.6无效
发明人：森下广之 -专利权人：松下电器产业株式会社
申请日： 2009-06-16 - 公布日： 2011-05-18 - 主分类号： G06F9/46 文献下载
摘要：提供一种多处理器，不会降低处理效率的多处理器，而能够处理多个线程。该多处理器包括：第一处理器，对多个线程中的作为执行对象的规定个数的线程分别分配不同的寄存器文件，并行进行所分配的各线程的处理；以及第二处理器，进行对应于所述第一处理器的指示的处理，所述第一处理器具有按照所述多个线程的每个线程分配的存储区域，按照执行对象的一个线程所包含的指令，向所述第二处理器进行处理委托，若从所述第二处理器接收到对该线程的处理结果的值的写入请求，则判断在当前时点该线程是否为执行对象，在判断为不是执行对象的情况下，控制为向分配给该线程的存储区域写入所述处理结果的值
处理器

[发明专利]图形处理器中的前端动态共享方法-CN201510364637.3在审
发明人：季锦诚;梁晓峣 -专利权人：季锦诚
申请日： 2015-06-26 - 公布日： 2015-11-11 - 主分类号： G06F9/38 文献下载
摘要：本发明提出了一种提高通用图形处理器能量利用率的方法，基于共享流多处理器前端的芯片架构，1)若干相邻的流多处理器被分组到一个共享前端的集群中同步执行，其中一个集群中索引最小的流多处理器成为主处理器；2)主流多处理器的前端始终通电，而在从流多处理器的前端中大部分组件是门控电源；3)不同的共享前端的集群相互独立工作；主流多处理器中包含一个增强版的记分板；对于访存指令，在不同流多处理器中延迟不同，记分板记录所有集群成员的数据依赖关系；但对于非访存指令，因为其对所有流多处理器有相同的执行延迟，所以记分板只检查主流多处理器自己的数据依赖；在通用图形处理器中，每N个相邻的流多处理器形成集群；使用两个或者四个流多处理器集群。
图形处理器中的前端动态共享方法

[发明专利]一种基于交换结构的多处理器数据交互方法-CN201911133734.6在审
发明人：边庆;段小虎;王博;吴琳;白晨;索晓杰 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-19 - 公布日： 2020-04-21 - 主分类号： G06F13/40 文献下载
摘要：本发明一种基于交换结构的多处理器数据交互方法,所述方法基于多处理器和多交换结构桥接器CROSSBAR构成的硬件平台，通过交换结构桥接器CROSSBAR的架构和PCI总线互连方式，使多处理器节点进行DMA本发明提供多处理器间高速传输能力，在有限任务周期内完成数据交互，构建一个多处理器组成的容错计算机系统。本发明的优点是多处理器间数据传输速率高、不占用处理器资源、节省系统资源。
一种基于交换结构处理器数据交互方法

[发明专利]一种多处理器系统及配置多处理器系统的方法-CN201610201018.7有效
发明人：林伟彬;陈荣惠;黄江乐 -专利权人：华为技术有限公司
申请日： 2016-03-31 - 公布日： 2020-06-16 - 主分类号： G06F15/177 文献下载
摘要：一种多处理器系统及配置多处理器系统的方法，以通过CPU自身对多处理器系统进行配置。该系统包括至少两个多处理器单元以及存储单元，每个多处理器单元包括NC、PCH以及N个CPU；每个多处理器单元中的第一CPU与PCH建立第一链路，每个多处理器单元中的PCH与NC建立第二链路；存储单元存储有指令，每个多处理器单元中的PCH与存储单元相连；每个多处理器单元中有至少一个CPU的第一端口与NC的第二端口相连；该至少一个CPU用于：对自身的第一端口进行配置；第一CPU通过与PCH从存储单元获得指令，并执行指令
一种处理器系统配置方法

[发明专利]多处理器设备、多处理器设备对外通信的方法和系统-CN200910181068.3有效
发明人：殷俊杰 -专利权人：深圳华为通信技术有限公司
申请日： 2009-10-27 - 公布日： 2010-04-21 - 主分类号： G06F15/163 文献下载
摘要：本发明实施例公开了一种多处理器设备对外通信的方法，所述多处理器设备通过从处理器与用户外设建立连接，所述多处理器设备对外通信的方法包括：从处理器接收用户外设的数据写入或读取请求；从处理器将所述数据写入或读取请求转发给主处理器，由主处理器判断所述数据的写入位置或者读取位置；根据所述判断结果，从处理器对所述数据进行写入或读取操作。本发明实施例还公开了一种多处理器设备、多处理器设备对外通信的系统，本发明适用于多处理器设备与用户外设之间进行通信。
处理器设备对外通信方法系统

[发明专利]一种在多处理器核系统中进行调度的方法、装置及系统-CN201210217579.8有效
发明人：余加强;郑伟 -专利权人：华为技术有限公司
申请日： 2012-06-28 - 公布日： 2012-11-14 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种在多处理器核系统中进行处理器核调度的方法、装置及系统，涉及多处理器核系统领域，可以满足实时的网络I/O处理需求，从而提升整个多处理器核系统的效率。一种在多处理器核系统中进行处理器核调度的方法，包括：在多处理器核系统运行期间，获取第一控制参数、第二控制参数、第三控制参数和第四控制参数；根据所述第一控制参数、第二控制参数和第三控制参数，将进入所述多处理器核系统中的数据流的数据包转移至空闲处理器核进行处理；和根据所述第四控制参数，将所述多处理器核系统中的处理器核在中断模式和轮询模式间切换。本发明主要用于处理器核调度。
一种处理器系统进行调度方法装置

[发明专利]一种多处理器系统的自适应共享总线启动加速方法-CN201510398960.2有效
发明人：胡越黎;周俊;王伟平;权利 -专利权人：上海大学
申请日： 2015-07-08 - 公布日： 2018-07-13 - 主分类号： G06F15/80 文献下载
摘要：本发明涉及一种多处理器系统的自适应共享总线启动加速方法。本方法为：改进现有硬件设计，针对现有的多处理器芯片硬件结构，增加全局系统控制模块HSMM、时钟复位控制模块RCCM和总线监测模块BMM，并基于这些功能模块建立了一整套全局化系统层面的自适应总线时隙锁定、优化和分配机制，从而使得多处理器芯片能够自适应地找到快速安全的多处理器启动方案，利用有限的片上总线资源，实现多处理器的安全启动加速，显著地降低了多处理器芯片的启动时间，并提高了可靠性，可广泛应用于多处理器的系统设计中
自适应多处理器芯片多处理器多处理器系统共享总线功能模块建立安全启动复位控制控制模块快速安全片上总线全局系统系统层面系统设计硬件结构硬件设计总线监测总线锁定分配全局应用优化改进

[发明专利]一种多处理器完全互访的方法及系统-CN200910261740.X有效
发明人：李闯 -专利权人：中兴通讯股份有限公司
申请日： 2009-12-29 - 公布日： 2011-06-29 - 主分类号： G06F15/163 文献下载
摘要：本发明公开了一种多处理器完全互访的方法，包括：为每个处理器分配一个独立的启动存储器和地址映射模块；处理器启动后，通过地址映射模块实现多处理器间的互访。本发明还同时公开了一种多处理器完全互访的系统，采用该方法和系统，可实现多处理器之间的完全互访，多处理器共享地址空间，共享外设控制器和存储器，扩展性好，可大大提高系统的性能。
一种处理器完全互访方法系统

[发明专利]一种基于CCNUMA多处理器架构下的多结点初始化同步方法-CN201010153819.3无效
发明人：杨东奇;王鑫;王英明;乔英良;黄家明 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2010-04-23 - 公布日： 2010-09-15 - 主分类号： G06F15/80 文献下载
摘要：本发明提供一种基于CCNUMA多处理器架构下的多结点初始化同步方法，包括：状态机系统，处理器间信息通信机制和系统同步机制，状态机系统描述当前处理器状态，处理器间信息通信机制保证当前各处理器之间正常通信，系统同步机制保证系统中Master处理器与Slave处理器之间初始化的同步进行，对于CCNUMA多处理器架构下的多处理器系统初始化过程，是CCNUMA多处理器架构的本地资源都围绕在本地处理器周围，多处理器通过竞争算法，竞争出一个Master，其它处理器则进入Slave，一个Master处理器通过分发命令控制多个Slave处理器，Master处理器仅发送命令和等待数据，Slave处理器自动对自身行为进行约束与控制，并将数据返回给Master处理器，实现CCNUMA多处理器架构下Slave处理器使用状态机进行与Master多处理器初始化同步。
一种基于 ccnuma 处理器架构结点初始化同步方法

[发明专利]单芯片多处理器任务调度管理方法-CN200810200288.1有效
发明人：胡越黎;冉峰;王尧明;孙斌;闫科;张一驰 -专利权人：上海大学
申请日： 2008-09-24 - 公布日： 2009-03-18 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及一种单芯片多处理器任务管理调度方法。本方法是基于多指令多数据流(MIMD)单芯片多处理器结构体系，对运行于系统中的并行任务进行任务调度，任务分配，任务管理和子处理器管理，实现单芯片多处理器的并行处理。单芯片多处理器任务调度管理方法可以应用于具有独立本地ROM的各种子处理器组成的单芯片多处理器系统，例如8051体系结构的MCU，并且子处理器之间可以是同构也可以是异构。
芯片处理器任务调度管理方法

[发明专利]多处理器存储器一致性的高效仿真方法和系统-CN03157020.8有效
发明人： R·奈尔;J·K·奥布瑞恩;K·M·奥布瑞恩;P·H·奥登;D·A·普雷纳 -专利权人：国际商业机器公司
申请日： 2003-09-09 - 公布日： 2004-04-28 - 主分类号： G06F9/455 文献下载
摘要：在多处理器系统中进行仿真的方法(和系统)包含执行仿真，其中多处理器系统的宿主多处理系统支持弱一致性模型，而多处理器系统的目标多处理系统支持强一致性模型。
处理器存储器一致性高效仿真方法系统

[发明专利]多处理器系统负荷均衡配置方法-CN201210248785.5有效
发明人：蔡玮 -专利权人：中国移动通信集团浙江有限公司
申请日： 2007-12-28 - 公布日： 2013-04-03 - 主分类号： H04W28/08 文献下载
摘要：本发明公开了一种多处理器系统负荷均衡配置方法，属于多处理器系统的资源配置方法技术领域。所述多处理器系统的静态负荷均衡配置方法，将任务按其所需的处理器资源数由大到小依次S形排列配置于多处理器系统中的处理器上；可保证处理器中被占用资源的均衡，该配置方法简单实用，配置方便。所述多处理器系统的动态负荷均衡配置方法，根据需配置处理器资源数及小区忙闲时进行处理器的均衡配置，故可提高处理器的利用率，降低处理器负荷过大的情况。
处理器系统负荷均衡配置方法

[发明专利]多处理器系统负荷均衡配置方法-CN200710306835.X有效
发明人：蔡玮 -专利权人：中国移动通信集团浙江有限公司
申请日： 2007-12-28 - 公布日： 2008-07-23 - 主分类号： H04L12/24 文献下载
摘要：本发明公开了一种多处理器系统负荷均衡配置方法，属于多处理器系统的资源配置方法技术领域。所述多处理器系统的静态负荷均衡配置方法，将任务按其所需的处理器资源数由大到小依次S形排列配置于多处理器系统中的处理器上；可保证处理器中被占用资源的均衡，该配置方法简单实用，配置方便。所述多处理器系统的动态负荷均衡配置方法，根据需配置处理器资源数及小区忙闲时进行处理器的均衡配置，故可提高处理器的利用率，降低处理器负荷过大的情况。
处理器系统负荷均衡配置方法

[发明专利]多处理器系统中的通信禁用-CN201610565613.9有效
发明人： M·B·多尔;C·S·多比斯;M·B·索尔卡;M·R·特罗西诺;D·A·吉布森 -专利权人：相干逻辑公司
申请日： 2011-10-14 - 公布日： 2019-06-04 - 主分类号： G06F15/167 文献下载
摘要：本申请涉及多处理器系统中的通信禁用。更具体而言，涉及禁用多处理器结构中的通信。多处理器结构包括多个处理器和多个通信元件，并且，多个通信元件中的每一个通信元件包括存储器。可对于多处理器结构接收配置，该配置规定禁用以下中的一个或更多个之间的通信路径：一个或更多个处理器和一个或更多个通信元件；一个或更多个处理器和一个或更多个其它的处理器；或一个或更多个通信元件和一个或更多个其它的通信元件因此，可自动地在硬件中配置多处理器结构，以禁用由配置规定的通信路径。可以操作多处理器结构，以根据配置执行软件应用。
处理器系统中的通信禁用

[发明专利]一种数字信号的多处理器并行处理系统-CN200810042430.4无效
发明人：陈元林;汤心溢;林晓敏 -专利权人：中国科学院上海技术物理研究所
申请日： 2008-09-03 - 公布日： 2010-03-10 - 主分类号： G06F15/167 文献下载
摘要：本发明公开了一种数字信号的多处理器并行处理系统。它主要用于红外探测系统等红外实时信号处理系统。它的技术方案如图1所示，包括以下几个方面：1，通过PCI桥接器和FPGA实现了多处理器平台与上位主机的通信。2，在FPGA内部实现链路口通信模块，实现了FPGA与DSP的高速通信。3，通过FPGA实现多块多处理器系统板级联所需的消息通信接口。它的主要优点在于，不仅子系统板内部具有多处理器并行，而且支持多块多处理器系统板可通过板级互连，构成更强大的多处理器平台。
一种数字信号处理器并行处理系统

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条