专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果266405个,建议您升级VIP下载更多相关专利
  • [发明专利]一种无线自组织网络同步方法-CN201610055416.2有效
  • 李旭明 - 西安华讯天基通信技术有限公司
  • 2016-01-27 - 2018-09-21 - H04W56/00
  • 本发明涉及一种无线自组织网络同步方法,包括以下步骤:1)分配时序编号;2)计算出相对移动节点当前基准间系统原点的基准偏置时间,每按照对应的当前基准偏置时间发送轮询信号;3)接收轮询信号后,进行解析;4)求出所有相邻移动节点的时序偏置测试值和基准间偏差值;5)得出基准间系统修正值;6)乘以调整系数后得到基准间系统原点调整值;7)在当前周期基准间系统原点上,延迟一个轮询周期加调整值,得到新的基准间系统原点
  • 一种无线组织网络同步方法
  • [发明专利]列车的时刻同步系统以及时刻同步方法-CN200880118667.4有效
  • 本间英寿;竹山雅之;孟龙也 - 三菱电机株式会社
  • 2008-06-13 - 2010-11-03 - G04G5/00
  • 本发明的目的在于提供一种时刻同步系统和时刻同步方法,活用车厢间网络以及车厢内网络各自的通信功能,所述车厢间网络连接监控装置彼此,所述车厢内网络连接搭载于所述各车厢的车载设备和各监控装置,从监控装置中设定位于分级结构的最上层的列车钟表站以及位于分级结构的中层的车厢钟表站列车钟表站将任意获取的时刻消息作为基准,适当地对本站进行时刻修正,车厢钟表站基于列车钟表站发送来的时刻修正信息消息,对本站进行时刻修正,修正信息等待接收站基于车厢钟表站发送来的时刻修正信息消息,对本站进行时刻修正
  • 列车时刻同步系统以及方法
  • [发明专利]一种无线网络设备间时钟同步的方法-CN201610474382.0有效
  • 潘进 - 潘进
  • 2016-09-14 - 2019-11-05 - H04W56/00
  • 本发明提供一种无线网络设备间时钟同步的方法,包括以下步骤:一、时钟源设备与至少一个时钟从设备网络互连;二、时钟源设备获得基准钟,时钟从设备获得未经同步的基准钟;三、时钟源设备与时钟从设备之间通过时钟同步帧进行时钟信息的交互;四、时钟源设备将包括基准钟频率和相位的信息传输到时钟从设备,时钟从设备中的CPU处理器计算出时钟源设备的基准钟,并根据基准钟来校正自身的基准钟;通过以上步骤实现无线网络设备间的时钟同步。同步的基准钟可以用于CPU的系统任务同步调度、同步控制指令执行、外部信号高精度同步测量、高速移动物的同步测量,满足基本的无线任务调度,满足超低功耗应用中设备的同步唤醒任务。
  • 一种无线网络设备时钟同步方法
  • [发明专利]无线播放设备的延时测试方法及系统-CN201910579959.8有效
  • 罗正宇 - OPPO广东移动通信有限公司
  • 2019-06-28 - 2022-03-18 - H04R29/00
  • 所述方法包括:响应于对终端设备的触控操作,采集所述触控操作的压力数据以获取所述触控操作起始的第一基准间和结束的第二基准间;采集无线播放设备播放音频的音频强度数据以获取音频关键帧对应的音频基准间;根据所述第一基准间、第二基准间和音频基准间计算所述无线播放设备的音频延时响应时间。本公开的技术方案能够对各关键时间点进行准确的测量;再根据上述的基准间计算无线播放设备的音频延时响应时间,从而可以有效的提高音频延时响应时间计算的精确度。
  • 无线播放设备延时测试方法系统
  • [发明专利]具有加大建立和保持时间的容限的串行器-解串器电路-CN03103339.3无效
  • 金支英;李宰烨 - 三星电子株式会社
  • 2003-01-23 - 2003-10-15 - H03M9/00
  • 该电路包括:数据变形控制电路,响应基准钟信号,接收第一时钟信号和数据信号,延迟数据信号,输出延迟的数据信号;锁存电路,响应基准钟信号,锁存并输出延迟的数据信号。串行转换器电路响应基准钟信号接收并串行化锁存电路的输出信号以输出串行数据;及串行转换器电路和锁相回路。PLL响应外部基准钟信号产生基准钟信号。串行器-解串器电路不用第一时钟信号,而用振荡器产生的带小抖动的信号作为至PLL的输入时钟,从而产生不带噪声的基准钟信号,改善串行器-解串器电路的操作。将从PLL输出的基准钟信号锁定到数据信号,以加大数据信号锁存操作期间的建立和保持时间的容限。
  • 具有加大建立保持时间容限串行解串器电路
  • [发明专利]一种系统间全局时钟的确定方法和结构-CN201410617644.5有效
  • 张博;房磊 - 武汉数字派特科技有限公司
  • 2014-11-03 - 2018-03-30 - G06F1/12
  • 一种系统间全局时钟的确定方法和结构,在系统间需要统一时间基准基准钟源发出标定信号,记录发出时间Td(0),各系统收到标定信号后,记录到达时间Ta(n),同时各发出返回信号给基准钟源的信号记录单元并记录发出时间Tb(n),同样由于距离不同,信号记录单元依次记录返回信号的到达时间Td(n),则确定系统与基准钟源的时间延时Delay(n),当需要所有系统有完全统一的时间基准,将获取对应的Delay(n)的发送至各系统,每个系统确定各种本地时钟与基准钟源零点偏差Tc(n),将Tc(n)作为校正参数对自己的系统时钟进行校正,从而使得所有系统的本地时钟都有完全一致的时钟基准
  • 一种系统全局时钟确定方法结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top