“后级芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6311190个，建议您升级VIP下载更多相关专利

[发明专利]一种集成电路管壳级真空封装性能测试方法-CN202011026830.3在审
发明人：郑宇;方岚;李苏苏;谢玉巧;明源;向圆 -专利权人：华东光电集成器件研究所
申请日： 2020-09-25 - 公布日： 2021-01-26 - 主分类号： G01R31/28 文献下载
摘要：本发明公开一种集成电路管壳级真空封装性能测试方法，包括以下步骤：S1、MEMS陀螺微结构芯片初测，S2、MEMS陀螺微结构芯片粘片，S3、MEMS陀螺微结构芯片引线键合，S4、MEMS陀螺微结构芯片第二次测试，S5、MEMS陀螺微结构芯片激光打孔，S6、标定真空度与MEMS陀螺微结构芯片Q值的对应曲线，S7、管壳级真空封装，S8、MEMS陀螺微结构芯片第三次测试，S9、根据步骤S6标定的对应曲线，查找与步骤S8的Q值相对应的真空度，该真空度即是管壳级封装的真空度；该方法能够对管壳级封装后内部的真空度进行评价，从而验证封装或类似设备生产加工的产品内部实际的真空度。
一种集成电路管壳真空封装性能测试方法

[发明专利]一种用于内存模组的时钟调制方法-CN201911320685.7有效
发明人：王小光;王嵩 -专利权人：西安紫光国芯半导体有限公司
申请日： 2019-12-19 - 公布日： 2021-06-25 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种用于内存模组的时钟调制方法，CPU或存储控制器到内存模组之间的时钟信号为前级时钟信号；内存模组中的时钟信号为后级时钟信号；后级时钟信号的频率大于前级时钟信号的频率。本发明降低信号质量问题风险，增大了芯片接口时序的冗余量。
一种用于内存模组时钟调制方法

[发明专利]多核系统级芯片的验证方法和装置-CN201310131817.8有效
发明人：杨磊 -专利权人：青岛中星微电子有限公司
申请日： 2013-04-16 - 公布日： 2013-07-24 - 主分类号： G06F9/455 文献下载
摘要：本发明提供一种多核系统级芯片的验证方法和装置。所述多核系统级芯片的验证方法，包括：在多核系统级芯片的平台的轻量级操作系统中，为所述多核系统级芯片的每一个处理模块建立一个线程，形成多线程；运行所述多线程，对所述多核系统级芯片进行仿真验证。本发明能够对多核系统级芯片进行灵活的仿真。
多核系统芯片验证方法装置

[发明专利]系统级封装芯片及其制备方法以及包含该芯片的设备-CN201610584959.3在审
发明人：梁海浪 -专利权人：美的智慧家居科技有限公司;美的集团股份有限公司
申请日： 2016-07-22 - 公布日： 2016-10-26 - 主分类号： H01L25/18 文献下载
摘要：本发明涉及微电子领域，公开了一种系统级封装芯片、包含该系统级封装芯片的设备以及该系统级封装芯片的制备方法，该系统级封装芯片包含：微控制器处理单元，该系统级封装芯片还包含：安全芯片单元，用于对所述微控制器处理单元所输出的信号进行加密通过上述技术方案，通过在系统级封装芯片内封装安全芯片单元，可对微控制器处理单元所输出的信号进行加密，从而保证数据安全性。
系统封装芯片及其制备方法以及包含设备

[发明专利]多芯片模块故障识别处理方法及系统-CN202110249196.8有效
发明人：黄炜;钟雨阳 -专利权人：海光信息技术股份有限公司
申请日： 2021-03-05 - 公布日： 2022-06-24 - 主分类号： G06F11/22 文献下载
摘要：本发明提供一种多芯片模块故障识别处理方法及系统，其中，多芯片模块故障识别处理方法包括：启动MCM多芯片，所述MCM多芯片包括至少一个单芯片；通过检查所述MCM多芯片中控制链路的连通性，从所述至少一个单芯片中筛选出控制链路稳定连接的一级单芯片；对所述一级单芯片的控制链路和数据链路进行重新规划和配置；检查所述一级单芯片的数据链路；将数据链路稳定连接的一级单芯片作为二级单芯片，并通过所述二级单芯片实现所述MCM多芯片的功能。本发明能够降低MCM多芯片制造的成本，提高MCM多芯片的可靠性。
芯片模块故障识别处理方法系统

[实用新型]一种具有前级FPGA的APF控制装置-CN202121685687.9有效
发明人：赵爽;杨洋;高金鑫;孙贤大;王继浩;张万金;吴然;陈朋;张坤;魏洪实;张巍 -专利权人：辽宁荣信兴业电力技术有限公司
申请日： 2021-07-23 - 公布日： 2022-01-11 - 主分类号： G05B19/042 文献下载
摘要：本实用新型提供一种具有前级FPGA的APF控制装置，包括ADC芯片、前级FPGA芯片、主控DSP芯片和光耦隔离芯片；前级FPGA芯片与主控DSP芯片通过同步信号端口相连接；APF的电网电压互感器、电网电流互感器、负载电流互感器、补偿支路电流互感器、滤波电容电流互感器均首先连接至ADC芯片的输入端，由ADC芯片的输出端连接至前级FPGA芯片，然后再由前级FPGA芯片连接至主控DSP芯片；APF的IGBT的PWM控制端先连接至光耦隔离芯片的输入端，由光耦隔离芯片的输出端连接至前级FPGA芯片，然后再由前级FPGA芯片连接至主控DSP芯片。将影响控制延时的ADC电流电压采样先通过FPGA芯片进行前级采样处理，再传入主控DSP中，具有很强的实用性、可操作性和竞争力，有利于提高控制系统的稳定性。
一种具有 fpga apf 控制装置

[发明专利]一种接口电路板级板卡-CN202111164000.1在审
发明人：王丽 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2021-09-30 - 公布日： 2022-01-28 - 主分类号： G05B19/04 文献下载
摘要：本发明公开了一种接口电路板级板卡，板卡上包括通信芯片和DB9接口，计算机通过DB9接口与通信芯片直插连接，将测试数据送入通信芯片输入口，并在通信芯片的TTL端进行环回短路，信号经过环回后，从通信芯片的输出口向计算机进行输出，计算机软件通过发送与接收的数据进行对比，判断通信芯片传输的误码率。本发明的接口电路板级板卡，构造简单，造价低廉，可选芯片多，便于维护，能广泛应用于工业控制的系统中。
一种接口电路板板卡

[发明专利]一种基于555集成芯片的定时电路-CN201510708999.X在审
发明人：张钰玲 -专利权人：广西职业技术学院
申请日： 2015-10-28 - 公布日： 2015-12-30 - 主分类号： H03K17/28 文献下载
摘要：本发明提供了一种基于555集成芯片的定时电路，本电路采用555集成芯片组成前级脉冲波发生电路和后级定时电路，并由前级脉冲波发生电路输出的脉冲波对后级定时电路的RC阻容元件进行充电，因此本发明电路的定时时间除了取决于在相同的RC时间常数下，可以通过减少脉冲波的占空比来提高定时时间，所以与传统555集成芯片组成的定时电路相比，本发明电路可定时的时间更长，可以满足更多控制场合的需要。
一种基于 555 集成芯片定时电路

[实用新型]一种基于555集成芯片的定时电路-CN201520840695.4有效
发明人：张钰玲 -专利权人：广西职业技术学院
申请日： 2015-10-28 - 公布日： 2016-02-03 - 主分类号： H03K17/28 文献下载
摘要：本实用新型提供了一种基于555集成芯片的定时电路，本电路采用555集成芯片组成前级脉冲波发生电路和后级定时电路，并由前级脉冲波发生电路输出的脉冲波对后级定时电路的RC阻容元件进行充电，因此本实用新型电路的定时时间除了取决于在相同的RC时间常数下，可以通过减少脉冲波的占空比来提高定时时间，所以与传统555集成芯片组成的定时电路相比，本实用新型电路可定时的时间更长，可以满足更多控制场合的需要。
一种基于 555 集成芯片定时电路

[发明专利]一种电源系统-CN202210475992.8在审
发明人：于继成;王强;赵目龙;王宗罡;赵晓雪;王祎帆 -专利权人：中国第一汽车股份有限公司
申请日： 2022-04-29 - 公布日： 2022-07-01 - 主分类号： H02M1/088 文献下载
摘要：该系统包括：一级电源芯片、二级时序管理电源芯片和片上系统芯片；一级电源芯片包括一级电源输入端、第一使能端及电源输出端；一级电源芯片在第一使能端工作时，向二级时序管理电源芯片提供电压源；二级时序管理电源芯片包括二级电源输入端、第二使能端、第一、第二、第N级电源输出端和上下电时序控制模块；片上系统芯片包括第一、第二、第N级电源输入端；上下电时序控制模块当第二使能端使能工作时，控制第一、第二、第N级电源输出端依次向第一、第二、第N级电源输入端上电；并当第二使能端使能不工作时，控制第N、第二、第一级电源输出端依次向第N、第二、第一级电源输入端断电以控制片上集成芯片有序上下电。
一种电源系统

[发明专利]一种用于检测大功率半导体模块芯片级电流的系统及方法-CN202310340203.4在审
发明人：郭伟力;王来利;肖国春;刘进军 -专利权人：西安交通大学
申请日： 2023-03-31 - 公布日： 2023-08-29 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种用于检测大功率半导体模块芯片级电流的系统及方法，属于电力半导体检测技术领域。本发明通过将罗氏线圈设计于多层PCB板上形成多层PCB平面罗氏线圈，磁阻芯片焊接在磁阻芯片PCB上，磁阻芯片与罗氏线圈PCB平面保持垂直，形成混合传感器，使用磁阻芯片和罗氏线圈组成的混合传感器，实现了大功率半导体模块芯片级电流的实时测量；测量时滤除磁阻芯片测量结果中的高频信号和噪声，并对磁阻芯片的测量结果进行解耦合，消除流过其余半导体芯片的电流对某一特定磁阻芯片测量的影响，得到解耦后的磁阻测量结果；该方法处理过程简单、处理结果精准，解决现有混合传感器进行大功率半导体模块芯片级电流检测时只能针对于测量交流电流的技术问题
一种用于检测大功率半导体模块芯片级电流系统方法

[实用新型]一种芯片级白光LED封装结构-CN201621116596.2有效
发明人：梁田静;于浩;关青;童华南 -专利权人：陕西光电科技有限公司
申请日： 2016-10-12 - 公布日： 2017-05-17 - 主分类号： H01L33/52 文献下载
摘要：本实用新型公开了一种芯片级白光LED封装结构，包括底面设有电极的LED倒装芯片，及封装在LED倒装芯片上的若干层由内至外折射率依次降低的封装胶体层，在封装胶体层的底部设有反光层。封装胶体层包绕覆盖在所述LED倒装芯片的上表面和侧面。芯片级LED封装结构在芯片上表面及侧面采用多层封装胶涂覆工艺，封装胶的折射率由内至外依次由高至低，降低芯片和空气之间的折射率差，有效的减少了全反射现象，提高了出光效率。芯片级LED封装结构在芯片四周、封装胶体底部设有反光层，使芯片四周发出的光汇聚后被有效反射出去，提高了芯片的光萃取效率，封装产品亮度更高。
一种芯片级白光 led 封装结构

[发明专利]系统级扇出晶圆封装方法-CN201110032270.7无效
发明人：陶玉娟;石磊;高国华 -专利权人：南通富士通微电子股份有限公司
申请日： 2011-01-30 - 公布日： 2011-08-31 - 主分类号： H01L21/50 文献下载
摘要：本发明涉及系统级扇出晶圆封装方法，包括步骤：在载板上形成胶合层；将芯片和无源器件的功能面贴于所述胶合层上；将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；去除所述载板和胶合层。与现有技术相比，本发明请求保护的系统级扇出晶圆封装方法，将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，相比现有的系统级封装，高集成度的圆片级封装更是降低了系统内电阻
系统级扇出晶圆封装方法

[实用新型]一种晶圆键合堆叠芯片的封装结构-CN201921170136.1有效
发明人：任玉龙;曹立强 -专利权人：上海先方半导体有限公司
申请日： 2019-07-23 - 公布日： 2020-03-10 - 主分类号： H01L23/488 文献下载
摘要：本实用新型公开了一种晶圆键合堆叠芯片的封装结构，封装结构包括，芯片键合体，其包括堆叠设置的多个单体晶圆级芯片，单体晶圆级芯片之间通过键合层键合，即晶圆键合后形成堆叠芯片；导电通孔，与各个单体芯片的功能引出端子连通，本实用新型实施例提供的封装结构通过芯片键合体的侧壁进行信号互连，封装体积小，避免了现有技术由于对芯片直接或间接制作通孔导致的芯片内应力及损伤问题，使得制程本实用新型实施例提供的晶圆键合堆叠芯片的封装结构的过程简单
一种晶圆键合堆叠芯片封装结构

[发明专利]资源配置方法、装置、电子设备及存储介质-CN202310134406.8有效
发明人：黄水元 -专利权人：上海励驰半导体有限公司
申请日： 2023-02-17 - 公布日： 2023-05-26 - 主分类号： G06F9/50 文献下载
摘要：本公开提供了一种资源配置方法、装置、电子设备及存储介质，所述方法包括：对系统级芯片进行采样，获取第一采样结果；基于所述第一采样结果和预先配置的资源配置对照表，确认所述系统级芯片对应的资源配置；基于所述系统级芯片对应的资源配置，为所述系统级芯片加载相应资源；其中，所述系统级芯片为至少包括第一核和第二核的多核异构芯片，如此，可以根据系统级芯片的采样结果和预先配置的资源配置对照表统一为不同产品的系统级芯片进行资源配置，无需单独为某一个系统级芯片开发软件版本
资源配置方法装置电子设备存储介质