[发明专利]处理器无效
| 申请号： | 98117664.X | 申请日： | 1998-09-01 |
| 公开（公告）号： | CN1157641C | 公开（公告）日： | 2004-07-14 |
| 发明（设计）人： | 神保卓哉;大谷昭彦;荒木敏之 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | G06F1/10 | 分类号： | G06F1/10;G06F13/16;G06F1/04 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汪惠民 |
| 地址： | 日本国*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器设置运算控制器、运算单元、存储器。运算控制器，接受来自时钟信号控制器的非选通时钟信号，发布用于指定运算单元中使用资源的参数信号，同时微控制器发布运算启动信号，请求信号被触发。对应于该请求信号，时钟信号控制器分别向运算单元及存储器提供选通信号。运算控制器，判断运算单元提供的状态信号是否满足终了条件，在终了条件得到满足的情况下，将隔断请求信号。这样，停止向运算单元及存储器提供时钟信号。 | ||
| 搜索关键词： | 处理器 | ||
【主权项】：
1.一种处理器，具有运算单元，该运算单元的功能为，对数据进行运算处理、并提供状态信号表征运算处理状况；还具有具备数据依存性的时钟脉冲选通功能，其特征在于：还具有：微控制器，其功能为，发布运算启动信号；运算控制器，其目的在于，当接受到上述微控制器发布的上述运算启动信号的情况下对请求信号赋值，判断上述运算单元提供的上述状态信号是否满足终了条件，在终了条件满足的情况下，将隔断上述请求信号；时钟信号控制器，其目的在于，当上述请求信号被赋值的情况下，向上述运算单元提供所给出的系统时钟信号，使上述运算单元可以进行运算处理，当上述请求信号被隔断的情况下，停止向上述运算单元提供上述系统时钟信号；上述微控制器的构成是使得以上述运算控制器的忙信号被隔断作为条件发布上述运算启动信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98117664.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 显示设备的场频适配方法及装置、显示系统-202210333963.8
- 段敏杰;韦桂锋 - 西安诺瓦星云科技股份有限公司
- 2022-03-31 - 2023-10-24 - G06F1/10
- 本申请公开了一种显示设备的场频适配方法及装置、显示系统。其中，该方法包括：获取显示设备的配置参数；从指定时钟频率范围中确定与所述配置参数对应的目标时钟频率；输出所述目标时钟频率至所述显示设备，以完成所述显示设备的场频适配。本申请解决了由于每个特定的场频对应在硬件存储对应固定的配置参数造成的场频适配效率低的技术问题。
- 一种低功耗PCIe Retimer芯片及其设计方法-202310921555.9
- 彭云武;周红艳 - 成都电科星拓科技有限公司
- 2023-07-25 - 2023-10-13 - G06F1/10
- 本发明提供一种低功耗PCIe Retimer芯片及其设计方法，所述设计方法包括：S1，在PCIe Retimer芯片中集成MCU、Serdes接口电源和时钟电源；Serdes接口电源独立为每个Serdes接口的供电，时钟电源独立为对应的时钟供电；S2，PCIe Retimer芯片的所有通道分配为m个端口；MCU通过监测每个端口的连接状态和空闲状态来独立控制每个端口和时钟的通断。本发明通过监测PCIe Retimer芯片中每个端口的连接状态和空闲状态，并以此对每个端口和时钟的通断进行独立控制，使得每个端口随连接状态和空闲状态动态供电，从而实现PCIe Retimer芯片的动态低功耗运行。
- 服务时钟校正方法、装置、设备及存储介质-202310811307.9
- 冉祥祥 - 迈普通信技术股份有限公司
- 2023-07-03 - 2023-10-10 - G06F1/10
- 本申请提供了一种服务时钟校正方法、装置、设备及存储介质，其中，该方法包括：检测模块获取服务的程序时钟，并向集群节点上运行的校正模块发送程序时钟；由校正模块根据程序时钟以及当前系统时钟确定服务的时钟调整方式，并按照时钟调整方式调整服务的程序时钟，时钟调整方式包括：更新方式或校正方式。通过运行在集群节点的POD内的检测模块获取服务的程序时钟，并向集群节点上运行的校正模块发送程序时钟，可以使得校正模块能够及时获知服务的程序时钟，并通过程序时钟和系统时钟的偏差确定程序时钟的调整方式，从而采用适当的调整方式对服务进行时钟校正和异常恢复。
- 多线路时偏的测量和校正方法和装置-202310861092.1
- 阿里·霍马提 - 康杜实验室公司
- 2018-02-27 - 2023-10-10 - G06F1/10
- 本发明公开了用于多线路时偏的测量和校正方法和装置，所述方法包括：使用多个多输入比较器生成一组输出信号，每个输出信号生成为经由多线路总线的各个线路接收的多个信号的相应的线性组合；测量所述一组输出信号的给定输出信号中的多个跃迁的数据相关交叉区域，所述多个跃迁与所述多线路总线的给定线路上的输入信号跃迁相关联；以及基于所测量的所述多个跃迁的数据相关交叉区域来设定所述给定线路的线路特定时偏值。
- 时钟分布网络、使用其的半导体装置以及半导体系统-202110570496.6
- 姜智孝 - 爱思开海力士有限公司
- 2021-05-25 - 2023-10-03 - G06F1/10
- 本申请公开了时钟分布网络、使用其的半导体装置以及半导体系统。该时钟分布网络包括：全局驱动器，配置为接收成对的时钟信号以产生成对的全局时钟信号；时钟传输驱动器，配置为放大成对的全局时钟信号以产生成对的传输时钟信号；第一升压电路，配置为对成对的传输时钟信号的电压电平进行升压，以产生成对的第一升压时钟信号；第一本地驱动器，配置为对成对的第一升压时钟信号的电压电平进行移位，以产生成对的第一本地时钟信号；第二升压电路，配置为对成对的第一升压时钟信号的电压电平进行升压，以产生成对的第二升压时钟信号；以及第二本地驱动器，配置为对成对的第二升压时钟信号的电压电平进行移位，以产生成对的第二本地时钟信号。
- 时钟校准方法、装置及终端设备-202310736690.6
- 李皓 - 西安紫光展锐科技有限公司
- 2023-06-20 - 2023-09-19 - G06F1/10
- 本申请实施例提供一种时钟校准方法、装置及终端设备。该方法包括：获取模式切换指令和目标时段，所述模式切换指令用于将所述终端设备从正常模式转换至低功耗模式，或者将所述终端设备从所述低功耗模式转换为正常模式，所述目标时段为所述终端设备处于所述低功耗模式的时段；确定目标校准系数，并根据所述目标时段和所述目标校准系数，确定所述终端设备内部时钟的目标修正计数；根据所述模式切换指令和所述目标修正计数，对所述内部时钟进行校准处理，以使所述内部时钟的时刻与当前时刻相同。提高了终端设备在低功耗模式下确定时刻的准确性。
- 时钟分配电路-201910048002.0
- 西尔万·帕尼耶;贝赫扎德·法尔扎内;达伦·沃克;扬·朱索·德迪克 - 株式会社索思未来
- 2019-01-18 - 2023-09-05 - G06F1/10
- 一种被配置成用于占空比控制的时钟分配电路，该电路包括：多个缓冲器，其沿具有输入节点和输出节点的时钟路径串联连接，每个缓冲器具有输入端子和输出端子，输入端子经由相应的AC耦合电容器连接至时钟路径，并且时钟路径被配置成在输入节点处接收输入时钟信号并在输出节点处对输出时钟信号进行输出，输出时钟信号具有输出占空比；以及控制电路，其被连接成将DC偏置信号施加到多个缓冲器中的每一个的输入端子，其中，该控制电路被配置成：获得指示输出占空比的测量信号；并且基于测量信号与参考信号之间的差来控制DC偏置信号，以控制输出占空比。
- 一种时序延时控制电路及终端设备-202320006205.5
- 夏操 - 深圳微步信息股份有限公司
- 2023-01-03 - 2023-08-18 - G06F1/10
- 本实用新型实施例公开了一种时序延时控制电路及终端设备，终端设备包括一主板，主板上设有上电时序电路、内存电池、处理器和接口电路；时序延时控制电路检测内存电池被拔掉时切换为+3VSB_IO电压对处理器供电，还对接口电路提供的第一控制信号和电压正常信号进行延时，输出第一使能信号、第二使能信号和复位信号；上电时序电路根据第一使能信号输出+5VSB电压，对第二使能信号延时后输出+V3.3AL电压；处理器根据复位信号进行复位。内存电池被拔掉后能自动切换供电，确保了处理器能正常工作，+5VSB电压与+V3.3AL电压不会同时产生，且处理器能在电压上升后再复位，这样在内存电池被拔掉30s后就能正常开机。
- 多线路时偏的测量和校正方法-201880027857.9
- 阿里·霍马提 - 康杜实验室公司
- 2018-02-27 - 2023-08-04 - G06F1/10
- 描述了用于依次获得多个数据流的方法和系统，该多个数据流包括无偏条件数据流，前偏条件数据流以及后偏条件数据流；针对所述多个数据流中的每一数据流，通过获得一组相应眼图测量值计算一组相应代价函数值，所述眼图测量值通过调节用于生成所述数据流的多个采样值的采样器的采样阈值的方式获得，所述多个采样值包括边沿采样值和数据采样值，其中，所述数据流的采样速率等于所述数据流速率的两倍；根据所述一组相应眼图测量值计算所述一组相应代价函数值；以及根据计算出的各组代价函数值的比较结果，生成时偏控制信号。
- 针对龙芯2K0500搭配YT8521的RGMII信号调优方法-202310431254.8
- 周生瑞;李华;王婷 - 西安超越申泰信息科技有限公司
- 2023-04-21 - 2023-07-28 - G06F1/10
- 本发明公开了针对龙芯2K0500搭配YT8521的RGMII信号调优方法，涉及服务器监控和控制技术领域，对于龙芯2K0500搭配YT8521进行RGMII信号调优，基于硬件设计原理图和PCB走线，根据实测参数自建V/I、V/T数据，自建MAC和PHY仿真模型，根据仿真结果调整PCB走线长度和走线路径。本发明能够基于2K0500+YT8521实现1000BASE‑T IEEE 802.3时调优RGMII时序，保证1000BASE‑T正常工作。
- 一种芯片内时钟校准方法、装置及其电子设备-202211510883.1
- 许崇铭;吴瀚平 - 深圳市中科蓝讯科技股份有限公司
- 2022-11-29 - 2023-07-25 - G06F1/10
- 本发明实施方式公开了一种芯片内时钟校准方法，应用于时钟芯片的生产阶段和使用阶段，所述时钟芯片包括时钟发生器和存储介质，所述时钟芯片外接标准时钟单元，所述标准时钟单元用于提供标准时钟信号，所述方法包括：在所述时钟芯片的生产阶段中，根据所述标准时钟信号，获得所述时钟发生器的频率参数并存储至所述存储介质；在所述时钟芯片的使用阶段中，获取所述频率参数以配置所述时钟发生器的工作时钟。通过上述方式，本发明实施方式能够在芯片的生产阶段通过外部的测试方法，预先校准芯片内部的时钟发生器，使得芯片在使用阶段以不依靠外部时钟源的方式工作，从而降低应用额外晶振所带来的额外成本。
- 基于分段网格的时钟分配方法及装置-201910062101.4
- 欧世光 - 联发科技（新加坡）私人有限公司
- 2019-01-23 - 2023-06-20 - G06F1/10
- 一种包括多个分段来分配时钟信号到逻辑门的分段网格。每个分段包括能够递送时钟信号到逻辑门的互相连接的导线。相同分段中所述互相连接的导线被短路在一起以及不同分段中的所述互相连接的导向不被短路。所述分段网格也包括连接到所述分段网格的输入分段的一个或多个接触点的时钟输入结构。所述分段网格也包括多组中继器驱动器来向所述时钟信号重新提供动力。不同组的中继器驱动器在不同分段中，以及各自分段中的每组中继器驱动器从相邻分段接收所述时钟信号。
- 芯片时钟管理方法、装置及芯片、电子设备-202211726163.9
- 孟鹏涛 - 深圳大普微电子科技有限公司
- 2022-12-30 - 2023-06-06 - G06F1/10
- 本申请涉及芯片技术领域，公开了一种芯片时钟管理方法、装置及芯片、电子设备。该芯片包括时钟源、多层级时钟门控、至少一个功能模块、至少一个子功能模块及至少一个集合模块，其中，功能模块包括所述子功能模块，集合模块包括所述功能模块。本申请可以根据子功能模块的工作状态，通过所述多层级时钟门控控制功能模块的时钟，根据功能模块的工作状态，通过所述多层级时钟门控控制集合模块的时钟，根据集合模块的工作状态，通过所述多层级时钟门控控制时钟源。本申请能够按系统功能模块的层次划分时钟门控，实现逐层控制管理功能模块的时钟门控，在不影响芯片性能的情况下，有效地降低芯片时钟树上的功耗，从而降低了芯片的功耗。
- 时钟源配置电路以及时钟源配置方法-202211651577.X
- 陈胜宇;何飒;黄怡仁 - 联芸科技（杭州）股份有限公司
- 2022-12-21 - 2023-05-16 - G06F1/10
- 本发明公开了一种时钟源配置电路，包括：接口电路，包括与时钟源耦接的至少一个时钟输入端口和一个第一时钟输出端，并根据所述时钟源的类型或者时钟输入端口产生相应的第一检测信号；检测电路，与所示接口电路耦接，配置为接收所述第一检测信号，并根据所述第一检测信号产生相应的第二检测信号；控制电路，与所述接口电路以及所述检测电路耦接，接收所述第二检测信号，根据所述第二检测信号生成配置信号，并提供至所述接口电路；所述接口电路根据所述配置信号选择不同的时钟传输路径，以在所述第一时钟输出端提供第一时钟信号。
- 时间校准方法、装置、设备及存储介质-202211336719.3
- 陈雪松;左伟城 - 深圳市中科蓝讯科技股份有限公司
- 2022-10-28 - 2023-05-02 - G06F1/10
- 本申请提供时间校准方法、装置、设备及存储介质，方法包括：在目标设备从休眠状态进入唤醒状态的情况下，获取所述目标设备在所述休眠状态下的第一计时时长和第一时钟频率，所述第一计时时长为通过所述目标设备中的休眠计时时钟计时得到的计时时长，所述第一时钟频率为所述休眠计时时钟的时钟频率；确定所述休眠计时时钟在理想状态下的单位时间计数次数；根据所述第一时钟频率、所述单位时间计数次数，对所述第一计时时长进行校正，以得到所述第一计时时长对应的校正计时时长。该技术方案可以实现对休眠状态下的计时时长的校正，使得休眠状态下的计时准确，减小计时误差。
- 时钟备份电路、控制方法、系统、装置、介质及服务器-202211447008.3
- 吴建国;付长昭 - 苏州浪潮智能科技有限公司
- 2022-11-18 - 2023-05-02 - G06F1/10
- 本申请公开了一种时钟备份电路、控制方法、系统、装置、介质及服务器，涉及时钟备份领域。该方案包括多个主时钟模块、多个开关模块、控制模块和一个备用时钟模块，通过对主时钟模块的状态进行检测，在其任意一个发生异常不能为负载的时钟端正常提供时钟时，控制对开关模块进行控制，使得发生异常的主时钟模块与负载的时钟端之间的通路断开，并控制备用时钟模块与该负载的时钟端之间的通路导通，实现发生异常的主时钟模块至备用时钟模块的切换。可见，本申请中的时钟冗余机制只需要使用一个备用时钟模块即可防止主时钟模块发生故障，与双时钟模块的冗余机制相比，大大减少了使用的时钟模块的数量，进而可以减少不必要的消耗，降低了电路的成本。
- 用于提高微控制器性能的配对的处理单元架构-202180054697.9
- 韦剑 - 哲库科技有限公司
- 2021-01-25 - 2023-05-02 - G06F1/10
- 这里介绍的是将多核处理器的核一起进行配对的架构。例如，假设在具有核对的多核处理器中实现新颖的架构。内部存储器可以经由单独的引线连接到核对。核对可以以反转的时钟相位运行。例如，时钟发生器可以负责生成时钟信号，该时钟信号可以作为输入提供给一个核，而信号反相器可以负责将时钟信号反相以生成反相时钟信号，该反相时钟信号可以作为输入提供给另一个核。因此，一个核对内部存储器的访问可以由时钟信号管理，而另一个核对内部存储器的访问可以由反相时钟信号管理。
- 同步串行通信延迟补偿的方法、装置、存储介质及设备-202211728429.3
- 王继超;吴国赛;付明亮 - 深圳市威科达科技有限公司
- 2022-12-30 - 2023-04-14 - G06F1/10
- 本发明涉及通信技术领域，尤其是指一种同步串行通信延迟补偿的方法，在主机内部生成一个线延迟补偿后的补偿时钟，补偿时钟为clk_compensation，补偿时钟clk_compensation的起始时刻与接收数据的起始位的边沿时刻相同，因此用补偿后的时钟clk_compensation来接收从机发送的数据，不需要计算线延时的具体时间，就能准确的接收从机发送的数据；并且由于每次通信都是实时补偿，即使同一主机产品在不同时刻用不同的波特率，也可以正确读取数据。本发明通用于不同的同步串行通信的产品，兼容性强，可以极大提高同步串行通信的速度和物理线长。
- 时钟信号校准装置及方法、电子设备、存储介质-202111173055.9
- 刘利元 - 哲库科技（北京）有限公司
- 2021-10-08 - 2023-04-11 - G06F1/10
- 本申请实施例提供一种时钟信号校准装置，包括：时钟信号源，配置成输出第一时钟信号；以及，时钟驱动电路；时钟驱动电路包括：检测单元、控制单元、以及多个负载电路；检测单元，配置成对来自时钟信号源的第一时钟信号进行频率偏移检测，以得到检测结果；控制单元，配置成基于检测结果，调整多个负载电路中的至少一个负载电路与时钟信号源的连接状态，以控制所述时钟信号源输出第二时钟信号。本申请实施例还提供一种时钟信号的校准方法及计算机存储介质。
- 时钟校准方法及系统、低温漂可调校时钟振荡器、芯片-202211501258.0
- 陈诚;陈光胜;赵启山 - 上海东软载波微电子有限公司
- 2022-11-28 - 2023-03-28 - G06F1/10
- 本发明公开了一种时钟校准方法及系统、低温漂可调校时钟振荡器、芯片，该方法包括：实时感应环境温度，并根据所述环境温度生成温感电压；通过将所述温感电压与可调且等分的分压电压进行比较，根据比较结果确定误差补偿值；根据所述误差补偿值确定实时校准值；根据所述实时校准值对时钟振荡器进行校准。利用本发明方案，可以实现对片内高速时钟随温度变化实时校准，提升芯片时钟主频的稳定性，保障芯片系统中数字模块运行的可靠性。
- 一种时序控制方法和电路、转接卡、计算设备-202211434899.9
- 夏万祺;商赛奇;陈卓 - 超聚变数字技术有限公司
- 2022-11-16 - 2023-03-10 - G06F1/10
- 一种时序控制方法和电路、转接卡、计算设备。方法包括：从关机状态切换为待机状态，给PCIe卡供电并提供第一时钟信号和第一复位/解复位信号，使PCIe卡基于第一时钟信号和第一复位/解复位信号运行；从待机状态切换为开机状态，根据主板发送的第二时钟信号和第二复位/解复位信号分别提供第二时钟信号和第二复位/解复位信号，使PCIe卡基于第二时钟信号和第二复位/解复位信号运行；从开机状态切换为待机状态，恢复至提供第一时钟信号和第一复位/解复位信号，使PCIe卡基于第一时钟信号和第一复位/解复位信号运行。该方法使PCIe卡在待机状态运行，使开机时计算设备能够较快扫描到PCIe卡，避免识别不到PCIe卡。
- 自动切换处理器时钟的控制系统及芯片-202211470495.5
- 赖钦伟;肖刚军 - 珠海一微半导体股份有限公司
- 2022-11-23 - 2023-03-03 - G06F1/10
- 本发明公开自动切换处理器时钟的控制系统及芯片，该控制系统包括切换控制单元、CPU单元以及通路选择器；存在至少两个代码分区；存在至少两个时钟信号；切换控制单元与每个代码分区连接，切换控制单元也与CPU单元连接；切换控制单元，用于检测CPU单元当前访问的代码分区，再依据CPU单元当前访问的代码分区向通路选择器发送选择信号；通路选择器的输入端与时钟源连接，通路选择器的输出端与CPU单元连接，通路选择器的选择端与切换控制单元连接；通路选择器用于在接收到所述选择信号后，将输出给所述CPU单元的时钟信号切换为所述CPU单元当前访问代码分区所需的时钟信号。
- 用于在网络设备中同步节点的系统和方法-202180037106.7
- A·查托帕德亚;A·德库斯 - 微芯片技术股份有限公司
- 2021-04-30 - 2023-02-03 - G06F1/10
- 一种用于使用菊花链网络将多个节点同步到定时信号的系统和方法，该菊花链网络具有在中点处连接的正向传输路径和反向传输路径。确定定时信号到菊花链网络的中点的时延，确定定时信号从节点到菊花链网络的中点的相应时延，并且计算多个节点中的每个节点的相应定时偏移。基于该节点的相应定时偏移调整多个节点中的每个节点处的本地日时计数器，以将多个节点同步到定时信号。
- 时钟分布网络、芯片及电子设备-202111329243.6
- 贾柯;杨梁 - 龙芯中科技术股份有限公司
- 2021-11-10 - 2023-01-24 - G06F1/10
- 本申请提供的时钟分布网络、芯片及电子设备，包括：设置在时钟生成电路和多个负载之间的时钟传输电路；其中，时钟传输电路包括：与多个负载一一对应的多个缓冲元件、以及与多个负载一一对应的多个整流电路；多个缓冲元件依次串联连接，且每个缓冲元件的输出端与其对应的整流电路的输入端连接；每个整流电路的输出端与其对应的负载连接；其中，多个缓冲元件的一端均连接至第一电感的一端，第一电感的另一端连接至偏置电压；时钟生成电路用于提供初始时钟信号，整流电路基于对应的缓冲元件输出的电压，向对应的负载输出控制时钟信号，使得该网络在降低功耗的同时确保负载获取到相同的时钟信号。
- 使用具有自校正能力的多相滤波器的时钟生成架构-202180030705.6
- M·哈菲齐 - 高通股份有限公司
- 2021-03-31 - 2022-12-06 - G06F1/10
- 描述了一种同相/正交(I/Q)时钟发生器(400)。所生成的I/Q时钟包括多相滤波器(420)，多相滤波器(420)被配置为响应于两相正交时钟信号(406)而生成四相正交时钟信号(422)，两相正交时钟信号(406)是响应于单端输入时钟信号(402)而生成的。所生成的I/Q时钟还包括被配置为从四相正交时钟信号生成输出的四相正交时钟信号(462)的相位插值器(460)。所生成的I/Q时钟还包括耦合到相位插值器(460)的输出的多相滤波器调谐电路(430)。多相滤波器调谐电路(430)被配置为针对多相滤波器生成控制电压(432)以调谐来自多相滤波器的四相正交时钟信号。
- 延迟同步电路、时钟发送电路和时钟收发电路-202180027180.0
- 池田翔;堤恒次;津留正臣 - 三菱电机株式会社
- 2021-04-09 - 2022-11-18 - G06F1/10
- 延迟同步电路(3)构成为具有：脉冲合成电路(11)，其生成包含与基准信号同步的第1脉冲信号和与反馈信号同步的第2脉冲信号的合成信号；VCDL(12)，其使由脉冲合成电路(11)生成的合成信号延迟，输出延迟后的合成信号即延迟信号；脉冲分离电路(13)，其生成与从VCDL(12)输出的延迟信号所包含的第1脉冲信号同步的第1分离信号，生成与延迟信号所包含的第2脉冲信号同步的第2分离信号；环形器(14)，其在将由脉冲分离电路(13)生成的第1分离信号输出到时钟接收电路(21)后，将从时钟接收电路(21)返回的第1分离信号作为反馈信号输出到脉冲合成电路(11)；以及延迟量控制电路(15)，其按照基准信号与由脉冲分离电路(13)生成的第2分离信号之间的相位差，控制VCDL(12)中的合成信号的延迟量。
- 一种高精度RTC校准电路与方法-202111424853.4
- 张坤;傅建军;王芬芬;鲍宜鹏;冯海英;朱培敏 - 中科芯集成电路有限公司
- 2021-11-26 - 2022-10-28 - G06F1/10
- 本发明涉及RTC实时时钟校准技术领域，具体涉及一种高精度RTC校准电路与方法，用于对RTC时钟进行校准；包括：校准配置单元、校准计时单元、校准脉冲生成单元、门控电路和RTC预分频计时单元。所述校准计时单元依次连接有所述校准脉冲生成单元、所述门控电路和所述RTC预分频计时单元；32768Hz时钟分别与所述校准计时单元和所述门控电路连接；所述校准配置单元与所述校准脉冲生成单元连接；所述RTC预分频计时单元分别与RTC亚秒钟计时单元逻辑和所述校准脉冲生成单元连接。该方法可以实现对实时时钟的高精度均匀数字校准，校准精度达到0.239ppm，校准范围为‑487～488.3ppm，可满足大多数应用的需求。
- 一种系统时间调整方法和装置-201911381031.5
- 谢文龙;李云鹏;吕亚亚;杨春晖 - 视联动力信息技术股份有限公司
- 2019-12-27 - 2022-10-28 - G06F1/10
- 本发明实施例提供了一种系统时间调整方法和装置，涉及第一终端和第二终端，该方法包括：第一终端获取针对预设时间节点的第一时间差值，并向所述第二终端发送所述第一时间差值；第一终端接收所述第二终端发送的相对时间差值；所述相对时间差值为初始相对时间差值的绝对值；第一终端根据所述相对时间差值，调整所述第一终端的系统时间值。本发明实施例通过相对时间差值调整两个终端的系统时间，无需依赖第三方NTP时间同步服务，保证两个终端之间两者时间的基准一致。
- 计算机执行方法、时脉数据处理系统以及计算机可读取储存媒体-201810143889.7
- 周奕志;蔡振弘;曾智谋 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
- 2018-02-12 - 2022-10-18 - G06F1/10
- 一种计算机执行方法、时脉数据处理系统以及计算机可读取储存媒体。计算机执行方法用以合成时脉树电路，时脉树电路包含多个时脉接脚，时脉接脚任两者之间设置有多个权重值，时脉树合成方法包含：建立图形模型，其中图形模型包含多个节点以及多个边线，节点对应所述多个时脉接脚；基于权重值以及时脉接脚的位置，利用力导向演算计算分支位置；设置引导缓冲器至分支位置并且更新电路描述档；进行时脉树合成并执行合成后的静态时序分析；判断静态时序分析的分析结果是否符合时序设定值；以及如果不符合则重新计算权重值，据以重新建立图形模型。借此，达到让延迟变异最小化同时降低晶片变异的功效。
- 多芯片同步方法及装置-202210755856.4
- 张雷;杜潘洋;张攀勇;李功波 - 海光信息技术股份有限公司
- 2022-06-29 - 2022-10-04 - G06F1/10
- 本发明提供一种多芯片同步方法，应用于主芯片，包括：与各从芯片进行秘钥协商，以确定共享秘钥；依据共享秘钥，依次派生多个同步校验码并依据派生顺序存储在主芯片缓存中；当进入同步任务点时，从主芯片缓存中获取与当前同步任务点对应的第一同步校验码并写入从芯片的同步寄存器；以使从芯片对第一同步校验码进行校验，并依据校验结果向主芯片中对应的同步寄存器发送第二同步校验码；依次获取主芯片中的同步寄存器中的各第二同步校验码，并依据主芯片缓存中对应的第三同步校验码进行校验，其中，各第二同步校验码与各从芯片一一对应。本发明提供的多芯片同步方法及装置，通过预先协商和派生的秘钥进行验证，能够验证同步过程的安全性。
- 专利分类
