[发明专利]流水线式-脉冲式-单指令多数据阵列处理结构及其方法无效
申请号: | 95107919.0 | 申请日: | 1995-08-04 |
公开(公告)号: | CN1154931C | 公开(公告)日: | 2004-06-23 |
发明(设计)人: | 吴乾弥 | 申请(专利权)人: | 吴乾弥 |
主分类号: | G06F13/00 | 分类号: | G06F13/00 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 朱黎光 |
地址: | 台湾省台北市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种流水线式-脉冲式-单指令多数据阵列处理结构及其方法,主要由串接流水线式元件阵列、延迟缓存器组以及复用器等组成;其在各流水线式元件的输入端及输出端加上一个或数个延迟缓存器构成的多组延迟缓存器组阵列及复用器作数据转移,并以混合广播式及脉冲式的方式传送数据进出各流水线式元件,而且使用单个控制器予以控制,使本发明在处理运算移位、转换及存取等功能,速度更快,且可在流水线式元件的输入/输出端与多组缓存器阵列之间加入交换电路元件,使数据传输更快且多元化。 | ||
搜索关键词: | 流水线 脉冲 指令 多数 阵列 处理 结构 及其 方法 | ||
【主权项】:
1、一种流水线式-脉冲式-单指令多数据阵列处理结构,其特征在于:其包括有:一个控制器;若干个流水线式元件构成的阵列式主体结构;由若干个缓存器以脉冲式方法相连接,并设于流水线式存取元件主体结构输入端的输入缓存器阵列;由若干个缓存器以心跳方式相串接,并在各缓存器的传输端分别配置复用器,而设于流水线式存取元件主体结构输出端的输出缓存器阵列;上述各缓存器阵列中的缓存器、复用器以及流水线式元件均与上述控制器相连接并受其控制。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于吴乾弥,未经吴乾弥许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/95107919.0/,转载请声明来源钻瓜专利网。
- 上一篇:地址解码器和地址解码方法
- 下一篇:具备快速传输数据功能的电脑系统