[发明专利]应用线性变换进行图象处理的并行存储装置无效
| 申请号： | 95103825.7 | 申请日： | 1995-04-14 |
| 公开（公告）号： | CN1073262C | 公开（公告）日： | 2001-10-17 |
| 发明（设计）人： | 李兴揆;朴宗元;金洁润 | 申请（专利权）人： | 韩国电气通信公社 |
| 主分类号： | G11C15/00 | 分类号： | G11C15/00 |
| 代理公司： | 柳沈知识产权律师事务所 | 代理人： | 杨梧,张玉红 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种使用线性变换进行图象处理的并行存储装置包括有多个地址计算电路单元和多个存储单元，能够接收来自与其相关的存储单元的数据、对于该数据产生相应的通路以便该存储模块的实际处理顺序与一处理器所需的一逻辑顺序一致，并且通过该所产生的通路输出该数据的奥米伽网络，以及一根据该存取方式所指示的一输入在每个奥米伽网络和数据终端之间产生合适通路的移位电路单元。 | ||
| 搜索关键词： | 应用 线性变换 进行 图象处理 并行 存储 装置 | ||
【主权项】：
1、一种使用线性变换进行图象处理的并行存储装置，其特征在于，包括：多个地址计算电路单元，每个都适于根据一存取方式、参考坐标和相应的存储模块的存储模块数来产生每个相应于存储模块中的一个模块的地址；多个存储单元，每个都适于接收由每个相应的一个地址计算电路单元和一个读/写信号所产生的地址，并且执行实际数据的存储、输入和输出；奥米伽网络，每个都适于接收来自与其相应的存储单元的数据，对于该数据产生合适的通路使其产生与一处理器所需逻辑顺序一致的存储模块的实际处理顺序，并通过该产生的通路输出该数据；和一移位电路单元，适于根据该存取方式所指示的一输入在每个奥米伽网络和数据终端之间产生合适的通路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于韩国电气通信公社，未经韩国电气通信公社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95103825.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于内容寻址的高效自动去重存储电路-202310312164.7
- 邢梦菲;强小燕;王嘉瑶;屈凌翔 - 中国电子科技集团公司第五十八研究所
- 2023-03-28 - 2023-07-18 - G11C15/00
- 本发明涉及数据处理数字电路技术领域，特别涉及一种基于内容寻址的高效自动去重存储电路，包括总线访问端口、数据存储阵列、输入数据通路、匹配计算逻辑、写入控制逻辑和结果返回逻辑；所述总线访问端口与所述数据存储阵列相连，所述数据存储阵列分别与所述写入控制逻辑、所述匹配计算逻辑和所述输入数据通路控制相连，所述匹配计算逻辑分别与所述输入数据通路、所述结果返回逻辑和所述写入控制逻辑控制相连，所述输入数据通路与所述写入控制逻辑控制相连，所述写入控制逻辑与所述结果返回逻辑控制相连。该电路能够自动处理连续的输入数据，无需等待匹配结果，实现输入数据的高效去重存储，同时节约系统资源。
- 用于重新配置双功能单元阵列的系统和方法-202080045663.9
- D·J·古兹;W-T·刘 - 乔木有限责任合伙公司
- 2020-04-20 - 2023-03-28 - G11C15/00
- 一种集成电路管芯元件，其包括：一个或多个现场可编程门阵列(FPGA)元件；可重新配置双功能存储器阵列，该可重新配置双功能存储器阵列包括多个可重新配置存储器阵列块，每个可重新配置存储器阵列块能够配置和重新配置为存储存储器阵列块或配置和重新配置为控制逻辑阵列块以用于控制一个或多个FPGA元件的至少一部分；以及控制逻辑电路，用于将每个可重新配置存储器阵列块配置为相应的存储器阵列块或配置为相应的逻辑阵列块以用于控制一个或多个FPGA元件。
- 使用内容可寻址存储器的双地址命令管理-202211083225.9
- 朱方芳;C-K·高;Y-H·陈;J·朱 - 美光科技公司
- 2022-09-06 - 2023-03-10 - G11C15/00
- 本公开涉及使用内容可寻址存储器的双地址命令管理。一种存储器系统包含存储器装置和以操作方式与所述存储器装置耦合的处理装置。所述处理装置执行包括以下的操作：响应于接收到存储器存取命令，确定所述存储器存取命令为包括源地址和目的地地址的双地址命令；产生与所述双地址命令的读取命令相关联的第一内容可寻址存储器CAM条目，其中所述第一CAM条目参考所述源地址；产生与所述双地址命令的写入命令相关联的第二CAM条目，其中所述第二CAM条目参考所述目的地地址；将所述第一CAM条目和所述第二CAM条目插入到CAM中；及将与所述第一CAM条目相关联的所述读取命令发布到所述存储器装置。
- 基于时分复用的光学三态内容可寻址存储器-202110431054.3
- T·范瓦伦伯格;李灿;C·格雷夫斯 - 慧与发展有限责任合伙企业
- 2021-04-21 - 2022-07-29 - G11C15/00
- 本公开涉及基于时分复用的光学三态内容可寻址存储器。提供了用于光学三态内容可寻址存储器(TCAM)的系统和方法。所述光学TCAM实施基于时分复用(TDM)的编码方案以在时域中对搜索词的每个位位置进行编码。每个位位置与至少两个时隙相关联。通过被配置为表示相应TCAM存储词的一个或多个调制器来路由包括所述搜索词的经编码光学信号。如果所述搜索词的至少一个位位置与至少一个TCAM存储词之间出现不匹配，则光电检测器或光电检测器阵列将检测到光。
- 内容可寻址存储器及其操作方法-202210009979.3
- 奇坦·德许潘;苏希尔·库马尔;葛加南·萨希布劳·杰德;瑞提许·高格;高朗·普拉巴卡·纳韦卡 - 联发科技（新加坡）私人有限公司
- 2022-01-06 - 2022-07-15 - G11C15/00
- 本发明提供了一种内容可寻址存储器(CAM)设备及其操作方法。该CAM设备包括多个CAM子库。每个CAM子库包括按行和列布置并且沿列维度划分为第一阶段和第二阶段的CAM单元阵列。每个CAM子库包括多个第一阶段匹配线(ML)、多个第一阶段搜索线(SL)对、多个第二阶段ML、多个第二阶段SL对。第一阶段ML指示第一阶段行分段是否有第一部分搜索关键字的匹配。每个第二阶段SL对耦接至第二阶段的一列CAM单元并由SL使能信号选通。当多个第一阶段ML都没有指示匹配时SL使能信号解除生效，从而阻止第二部分搜索关键字被提供至多个第二阶段SL对。
- 搜索电路、锤子地址管理电路及包括其的存储器系统-202010581826.7
- 金衡辰 - 三星电子株式会社
- 2020-06-23 - 2020-12-25 - G11C15/00
- 搜索电路包括：内容可寻址存储器(CAM)，其包括被配置为存储多个条目数据的多个CAM单元，每个条目数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，CAM被配置为提供指示多个条目数据中的每一个是否与搜索数据匹配的多个匹配信号；以及CAM控制器，其被配置为执行部分搜索操作，使得CAM控制器将与第一位至第K位的一部分相对应的比较位作为搜索数据施加至CAM，并且使得CAM控制器基于指示目标条目数据的对应位与比较位匹配的多个匹配信号在多个条目数据中搜索所述目标条目数据。
- 基于FPGA实现CAM功能的方法-201310751559.3
- 丛远建 - 北京大唐高鸿数据网络技术有限公司
- 2013-12-31 - 2019-01-11 - G11C15/00
- 本发明公开了一种基于FPGA实现CAM功能的方法，包括步骤：根据已知条件构建原始CAM数据表，该CAM表至少包括第一地址项和第二地址项；根据原始CAM数据表中的第一地址项，构建第一数据表，并将第一数据表保存于FPGA的RAM中，该第一数据表以第一地址项为地址索引，以第二地址项为相应的数据内容；根据第一数据表的第二地址项，构建第二数据表，并将该第二数据表保存于FPGA的又一RAM中，该第二数据表以第二地址项为地址索引，以第一地址项为相应的数据内容。本发明利用FPGA的内部资源，可以实现各种中小容量的CAM功能，逻辑设计简单，能够满足线速实时处理要求，且可灵活定制，通用性强，无需额外增加成本。
- 多周期搜索内容可寻址的存储器-201780033169.9
- K·Y·佟;S·K·温库玛汉蒂;F·哈姆丹;马坤 - 高通股份有限公司
- 2017-04-12 - 2019-01-11 - G11C15/00
- 在本公开的一个方面中，提供了一种方法和设备。设备可以是内容可寻址存储器。内容可寻址存储器包括均被配置用于存储数据的多个存储器区段。额外地，内容可寻址存储器包括被配置用于比较在多个存储器区段的每个中所存储的数据与搜索输入数据的比较器。比较可以是以时分多路复用的方式。比较器可以被配置为在多个存储器存取周期的对应一个中比较在多个存储器区段的每个中所存储的数据与搜索输入数据。内容可寻址存储器可以包括状态机，该状态机被配置用于基于状态机的状态控制比较器何时比较在多个存储器区段的每个中所存储的数据与搜索输入数据。
- 可独立寻址的存储器阵列地址空间-201480054681.8
- 卓依·A·曼宁 - 美光科技公司
- 2014-08-13 - 2018-08-28 - G11C15/00
- 本发明的实例提供用于存取存储器阵列地址空间的装置及方法。一种实例存储器阵列包括：第一地址空间，其包括耦合到第一数目个选择线及若干感测线的存储器单元；及第二地址空间，其包括耦合到第二数目个选择线及所述若干感测线的存储器单元。所述第一地址空间相对于所述第二地址空间可独立寻址。
- 内容可寻址存储器-201410009119.5
- 渡边直也 - 瑞萨电子株式会社
- 2010-07-26 - 2017-01-04 - G11C15/00
- 本发明提供能够在高于常规的频率上工作的内容可寻址存储器。当提供自搜索控制电路的搜索使能信号被断言时，每个搜索线驱动器将搜索数据经由搜索线对传输至CAM存储器阵列的每个CAM单元。所述搜索线使能信号经由与所述搜索控制电路相连的单条控制信号线被传输至所述搜索线驱动器。所述控制信号线以这样的方式连接到所述搜索线驱动器，即使得所述搜索线使能信号从匹配放大器处所视的远侧起按所述搜索线驱动器的布置顺序，通过所述搜索线驱动器与所述控制信号线之间的连接节点。
- 一种超低功耗混合型内容可寻址存储器-201310316948.3
- 蔺智挺;吴秀龙;卢文娟;彭春雨;李正平;谭守标;柏娜;孟坚;陈军宁 - 安徽大学
- 2013-07-25 - 2013-11-20 - G11C15/00
- 本发明公开了一种超低功耗混合型内容可寻址存储器，其字结构控制电路（102′）的电路结构包括：第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第二NMOS晶体管（N2）依次串联于正电压输入端和负电压输入端之间；与非型块（101）中的第一匹配线（ML1）通过反相器（F）与第二NMOS晶体管（N2）电连接；或非型块（103）中的第二匹配线（ML2）分别与第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第三NMOS晶体管（N3）电连接；字结构匹配线（ML）由第四PMOS晶体管（P4）和第四NMOS晶体管（N4）之间引出。本发明不仅能够避免在预充阶段产生直流功耗、改善预充能力，而且能够大幅削减甚至消除字结构匹配线ML上的电平抖动，从而保证了字结构匹配线ML上输出结果的准确性。
- 一种在比较搜索芯片中支持多种查找模式的优先级编码方法-201310241607.4
- 王灿锋;杨昌楷;张建杰 - 苏州雄立科技有限公司
- 2013-06-18 - 2013-10-09 - G11C15/00
- 一种在网络搜索芯片中支持多种搜索位宽的优先级编码器的编码方法，通过对比较单元阵列进行分组，利用不同层次的优先级编码器来生成最高优先级的命中地址，其中下层编码器的作用是生成底层模块列地址，并按照不同的位宽配置计算相应字的匹配结果，顶层优先级编码器则生成行地址，和最终的列地址。该发明能大大减少支持多种搜索位宽的网络搜索芯片对线道的需求，可以使一颗芯片具有支持更多搜索位宽的能力。
- 内容可寻址存储器系统-201310042432.4
- 和田实邦子 - 瑞萨电子株式会社
- 2013-02-01 - 2013-09-18 - G11C15/00
- 需要高度集成内容可寻址存储器（CAM）的电路区域和确保其较快的操作。优先编码器和行译码器部分共享包括一个以上行的行地址寄存器。该行地址寄存器的各行对应TCAM阵列矩阵的各条目并且保存各地址。该行地址寄存器的各行对应TCAM阵列矩阵的各字线和匹配线。向TCAM阵列矩阵写入数据激活保存在行地址寄存器中的与指定地址对应的行的字线。搜索TCAM阵列矩阵激活TCAM阵列矩阵的匹配线。行地址寄存器的对应行存储TCAM阵列矩阵的与搜索数据匹配的条目的地址。
- 内容可寻址存储器-201210043857.2
- 丸亀孝生;井口智明;杉山英行;石川瑞恵;齐藤好昭;木下敦宽;辰村光介 - 株式会社东芝
- 2012-02-24 - 2012-08-29 - G11C15/00
- 本发明涉及内容可寻址存储器。一个实施例提供一种内容可寻址存储器，包括：自旋MOSFET对，所述自旋MOSFET对包括：第一自旋MOSFET，第一自旋MOSFET的磁化状态根据存储数据而设置；和第二自旋MOSFET，第二自旋MOSFET的磁化状态根据存储数据而设置，第二自旋MOSFET与第一自旋MOSFET并联连接；第一布线，第一布线被构造为施加栅电压，以使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电；和第二布线，第二布线被构造为将电流施加于第一自旋MOSFET和第二自旋MOSFET这二者。
- 用于提高内容可寻址存储器中感测容限的编码技术-201080008624.8
- L·拉斯特拉斯-莫塔诺;M·弗兰切斯基尼;C·H·拉姆;B·拉金德兰 - 国际商业机器公司
- 2010-01-25 - 2012-01-18 - G11C15/00
- 披露了使用编码数据字和搜索字的内容可寻址存储器以及用于操作此类设备的技术。在一个实施例中，所述数据字被转换为代码字，所述代码字保证当所述数据字与所述搜索字不匹配时，在存储器搜索操作期间不同二进制值的至少两个代码字位不匹配。在另一实施例中，所述搜索字被转换为搜索代码，以便当所述数据字和所述搜索字之间的至少一个位不匹配时，所述代码字和所述搜索代码之间的汉明距离大于给定阈值。
- 一种优先级编码器-200910242727.X
- 王东辉;杨磊;闫浩;张铁军;侯朝焕 - 中国科学院声学研究所
- 2009-12-15 - 2010-07-07 - G11C15/00
- 本发明提出了一种优先级编码器，该编码器包含：用于屏蔽低优先级放电的优先级判断电路，放电电路和输入时钟电路，其特征在于，所述的放电电路针对一个输入字节的低四位和高四位分别采用相同的逐级共享方式，所述的优先级判断电路针对每位输入分别用一个不同的晶体管进行优先级判断，该晶体管为所述的放电电路的若干晶体管中的一个；放电电路为输入比特逐级共享串联晶体管M0、M1、M2、M3、M9。晶体管M0、M1、M2、M3又分别作为输入比特的优先级判断电路。为了避免级联优先级编码器电路中的提前放电引入的错误，本发明中使用了时钟延迟树的结构，采用具有不同相位延迟的时钟来控制单元中两部分的充放电。
- 内容可寻址存储器-200810137731.5
- 江明澄 - 瑞昱半导体股份有限公司
- 2008-07-18 - 2010-01-20 - G11C15/00
- 一种内容可寻址存储器，包含一第一内容可寻址存储单元及一第二内容可寻址存储单元。该第一内容可寻址存储单元储存一第一数据位，并比较该第一数据位与一第一搜寻位以决定是否匹配。该第二内容可寻址存储单元储存一第二数据位，并比较该第二数据位与一第二搜寻位以决定是否匹配。其中，该第一内容可寻址存储单元包含一第一逻辑电路，该第二内容可寻址存储单元包含一第二逻辑电路，且该第一逻辑电路与该第二逻辑电路形成一静态互补式金属氧化物半导体逻辑电路。
- 使用相变器件的高密度内容寻址存储器-200910150841.X
- 林仲汉;B·拉金德兰 - 国际商业机器公司
- 2009-06-23 - 2010-01-06 - G11C15/00
- 本发明涉及使用相变器件的高密度内容寻址存储器。一种在存储器元件中存储存储的字的内容寻址存储器阵列。每个存储器元件存储至少两个互补的二进制位中的一个作为至少两个互补电阻中的一个。每个存储器元件被电耦合至存取器件。内容寻址存储器阵列的一个方面是使用偏置电路使存取器件在搜索操作期间偏置。在搜索操作期间，接收包含位串的搜索字。每个存取器件被偏置至在搜索字中的对应搜索位的互补电阻值。如果存储在存储器元件中的位与由存取器件中的电阻表示的位互补，则指示出搜索字与存储的字之间的匹配。
- 一种内容寻址存储器查找性能测试方法及系统-200710305671.9
- 李桂生 - 华为技术有限公司
- 2007-12-27 - 2009-07-01 - G11C15/00
- 本发明涉及CAM的技术，尤其涉及一种对CAM器件进行测试的技术。一种内容寻址存储器查找性能测试方法，其特征在于，包括如下步骤：用具有高速总线接口的器件通过内容寻址存储器的业务总线，以所述内容寻址存储器中各存储空间索引号的非顺序排列次序，依次查找写入到各个索引号对应的存储空间中的测试数据；根据所述业务总线返回的所述测试数据所在存储空间对应的索引号的正确率确定所述内容寻址存储器的查找性能。本发明还提供了一种内容寻址存储器查找性能测试系统。由于采用了高速接口能力的可编程器件对CAM器件按照上述的查找顺序查找写入的测试数据，从而测试了CAM在查找速度快且业务总线电平翻转频繁情况下的查找性能。
- 低功耗内容可定址记忆体架构-200810130470.4
- 金俊齐;P·弗拉森科;D·佩里;P·B·吉林哈姆 - 莫塞德技术公司
- 2002-12-05 - 2008-12-24 - G11C15/00
- 本发明涉及一种低功耗内容可定址记忆体(CAM)架构。其中，CAM阵列之匹配线被分段成预搜寻部与主搜寻部。发出搜寻命令后，即在匹配线之预搜寻部上进行预搜寻作业。若预搜寻结果为匹配，则在匹配线之主搜寻部上接著进行主搜寻。若预搜寻结果为失配，则使主搜寻失效，因此匹配线之主搜寻部上没有功耗散。预搜寻与主搜寻作业可为管线式处理，以维持高产出量与最低潜候期。其中亦使用一匹配线感测电路侦测匹配线预搜寻及主搜寻部上的电流，以进一步降低功耗。匹配线系与感测电路之感测节点解耦，以便达成更高的感测速度与改进的感测裕度，同时使用模拟匹配线产生定时控制信号，以闩锁匹配线感测电路之输出。各匹配线最初先预充电至一以接地电势代表的落空状况，然后再加速预充电至一低于VDD的预设电压电势位准，以克服收尾之寄生电流，并使匹配线之电压摆幅减至最小，以节省电力。
- 具有混合串行及并行搜索的内容可寻址存储器-200680044051.8
- 杨赛森;金圣克 - 高通股份有限公司
- 2006-10-02 - 2008-12-03 - G11C15/00
- 一种混合串并行内容可寻址存储器(CAM)包含布置为多个(N)列及多个(M)行的串行CAM单元及并行CAM单元。每一行包含至少一个串行CAM单元及至少两个并行CAM单元。并行地来搜索所述M个行。对于每一行，顺序地搜索所述串行CAM单元，且选择性地并行搜索所述并行CAM单元。所述CAM进一步包含产生用于N个CAM单元列的搜索线的驱动器，每列一个搜索线。所述驱动器将所述搜索线设定为用以在所述CAM中搜索的N位值。在每一搜索操作之前，所述驱动器为至少一个串行CAM单元列预设定至少一个搜索线以对每一行的匹配线预充电。
- 具有清除操作的存储元件及其方法-200680031799.4
- 拉万德拉拉吉·拉马拉朱;普拉桑特·U·肯卡雷 - 飞思卡尔半导体公司
- 2006-08-08 - 2008-10-15 - G11C15/00
- 提供一种存储器件(18)以及该存储元件(18)中的方法，其中该存储元件具有第一数据存储节点(70)和第二数据存储节点(60)，并且其中第一数据存储节点通过第一传输晶体管(50)与位线连接，并且其中第二数据节点通过第二传输晶体管(40)与互补位线连接。该方法包括通过向与第一数据存储节点(70)连接的第一清除晶体管(90)和与第二数据存储节点(60)连接的第二清除晶体管(80)提供清除信号，从而对第一数据存储节点(70)和第二数据存储节点(80)进行清除操作。
- 使用相变存储器的内容可寻址存储单元和存储器-200710154773.5
- 李光振;金杜应 - 三星电子株式会社
- 2007-09-19 - 2008-03-26 - G11C15/00
- 根据示例实施例，一种包含在内容可寻址存储器(CAM)中的CAM单元可以包括相变存储器件、连接器、和/或显现器。所述相变存储器件可以配置用于存储数据。所述相变存储器件可以具有可根据所存储的数据的逻辑电平而变化的电阻。所述连接器可以配置用于控制向所述相变存储器件写数据以及从所述相变存储器件读数据。所述显现器可以配置用于在其中将存储在所述相变存储器件中的数据与搜索数据进行比较的搜索模式下控制从所述相变存储器件读数据。
- 用于内容可寻址存储器内的宽字删除的方法和设备-200380108681.3
- A·罗思;R·麦肯兹;O·贝卡 - 莫塞德技术公司
- 2003-11-12 - 2006-02-22 - G11C15/00
- 公开一种用于搜索与删除CAM阵列(100)内的分段的宽字条目的系统及方法。执行常规的CAM搜索操作，以找到宽字的第一字片段(102)。当找到后再沿第一CAM阵列方向执行搜索与删除操作，以找到该宽字的所有后续的字片段(102)，并将最后一个字片段(102)标记为已删除的字片段(102)。一旦删除该最后一个字片段(102)，即认为该宽字已被删除，因为对该宽字的后续搜索将无法找到其最后一个字片段(102)。接着沿相反的CAM阵列(100)方向执行消除操作，以删除该已删除宽字的所有字片段(102)。该CAM阵列(100)的每行中的匹配处理电路(104)可将搜索结果传递至该行上方或下方的相邻行(102)，以确保在搜索与删除操作中只找到属于该宽字的字片段(102)，并在消除操作中删除所述字片段。
- 用于检测CAM阵列中的多次命中的设备和方法-200510059169.5
- 迈克尔·李宙赫;希尔顿·B·莱文斯坦;艾德尔马·希旺 - 国际商业机器公司
- 2005-03-24 - 2006-01-04 - G11C15/00
- 说明了用于检测CAM阵列中的多次命中的设备和方法。为CAM阵列的每一个项目都存储了二进制地址值，并输出该值，以标识单次命中的匹配项目。然而，为进行多次命中检测，存储了此地址的真值和补充值，并将它们输出，以判断是否发生多次命中。如果发生多次命中的状况(例如，匹配了一个以上的地址位置)，则构成二进制地址值和补充地址值的所有位不是彼此的补码，因此，可以通过用该地址位置值的补码对地址位置值的每一个位进行“异或”运算来检测多次命中的状况。如果被“异或”的位等于“1”，那么，发生了单次命中。否则，发生了多次命中。
- 可编程并行查找存储器-200510071075.X
- 舒布亨杜·穆克赫基 - 英特尔公司
- 2005-05-24 - 2005-11-30 -
- 提供了一种并行查找存储器(PLM)。PLM包括具有多个CAM条目的内容可寻址存储器(CAM)阵列。每个CAM条目具有至少两个存储位置，所述位置之一包括值匹配逻辑。PLM还包括PLM控制器，其响应于外部命令，将搜索值应用于CAM条目的一个子集。所述子集和搜索值是由所述外部命令来标识的，所述外部命令包括标识出作为所述子集的起始和结束位置的CAM条目的数据、或者标识出作为所述子集的起始的CAM条目以及代表将被搜索的CAM条目的数量的长度标识符的数据。PLM可被配备在处理器核中，配备在位于处理器核之外的处理器芯片中作为一层缓存的对应物，或者被配备在具有耦合到外部通信总线的多个主体的微处理器计算机系统中，其中PLM位于第一主体中，而处理器位于第二主体中。
- 用于高速工作的内容可寻址存储器单元-200510052796.6
- 申昊根;赵郁来;徐钟洙 - 三星电子株式会社
- 2005-03-11 - 2005-10-05 -
- 提供了一种高速工作的内容可寻址存储器(CAM)单元。该CAM单元包括由位线和反相位线组成的位线对、第一和第二存储器单元、匹配线、以及第一和第二比较器。第一存储器单元包括第一储存单元、和用于将经位线对输入的数据传送到第一储存单元的第一连接器。第二存储器单元包括第二储存单元、和用于将经位线对输入的数据传送到第二储存单元的第二连接器。第一比较器连接到匹配线和第一储存单元，并响应经搜索线输入的搜索数据和存储在第一储存单元中的数据，而使匹配线与第一电压相连接或断开连接。第二比较器连接到匹配线和第二储存单元，并响应经反相搜索线输入的搜索数据和存储在第二储存单元中的数据，而使匹配线与第一电压相连接或断开连接。
- 具有检查和纠错的内容可寻址存储器(CAM)-03810991.3
- 塔尔·S·戈登 - 国际商业机器公司
- 2003-05-15 - 2005-08-10 -
- 公开了一种内容可寻址存储器(CAM) (100)，能够忽略和校正其中包括的比特错误。在一个例证实施例中，所述CAM包括：多个独立的CAM单元(102)，用于存储具有与其相关联的多个比特的代码字。匹配线(MATCHLINE)耦接到所述多个独立CAM单元的每个，并且用于指示与所述所存储的代码字相比较的比较字(104)的匹配状态。所述匹配状态是匹配状态或不匹配状态的反映。检测装置(200)用于每当所述比较字(104)与所述所存储的代码字不匹配N个或更少的比特时将所述匹配线锁存到所述匹配状态，其中N被定义为用于所使用的给定错误检察和校正(ECC)算法的可校正的比特的最大数量。
- 内容联想式存储器-200420016129.3
- 吴洪江;廖斌 - 中国电子科技集团公司第十三研究所
- 2004-04-26 - 2005-07-13 -
- 本实用新型公开了一种内容联想式存储器，它涉及半导体器件领域中的集成电路器件。它由M行×N列的存储单元阵列、N列个掩码电路、M行个优先级电路、控制电路、预充电管列、读出放大电路、双向数据端口组成。本实用新型存储器所存内容相互关联，而不是存储单元地址相关联，不需要对地址进行编码和译码，实现内容联想存储的目的。本实用新型能完成高速缓存、模式识别、表查询、模糊查询等功能，还具有工艺制作简单，电路器件成熟，性能可靠、成本低廉等特点，特别适用于计算机、通信、互联网和监控系统等设备中作快速存取、查询的存储器件。
- 检测优先编码器中错误的方法及其内容可寻址存储器-200410090080.0
- 申昊根 - 三星电子株式会社
- 2004-11-01 - 2005-05-11 -
- 提供了一种检测优先编码器中错误的方法及采用该方法的内容可寻址存储器(CAM)。该CAM包含CAM存储单元阵列、优先编码器、以及移位寄存器单元。优先编码器通过比较搜索数据与存储在CAM存储单元阵列中的数据来测试CAM存储单元阵列、以确定CAM存储单元阵列是否有错误。移位寄存器单元响应于时钟信号向优先编码器传送第一至第m测试数据以测试优先编码器。然后，第一至第m测试数据的逻辑电平与时钟信号同步地依次被改变。如果在优先编码器中没有错误，则优先编码器依次输出CAM单元阵列从最高有效位至最低有效位的字线地址。
- 专利分类
