[发明专利]有叠层式电容器单元的半导体存储器件及制法

摘要

DRAM单元有衬底(10)，绝缘氧化层(11)，多个线电极(14、15、16)、源区(12)、漏区(13)、字线电极上的绝缘层(17)，覆盖在氧化层(11)上并与源区接触的桥式电极层(18)，在桥式电极层上面与衬底平行延伸并与漏区接触的位线层(21)，至少延伸在位线层上面并与桥式电极层连接的第一多晶硅层(24)，遮盖包含第一多晶硅(24)上部表面在内的衬底整个表面的介质层(25)，至少延伸在位线层上面遮盖介质层的第二多晶硅层(26)，以及使位线层与桥式电极层、第一多晶硅层和介质层绝缘的绝缘夹层(20，22)。

主权项

1、一种DRAM单元具有：半导体衬底(10)，元件绝缘氧化层(11)，多个字线电极(14、15、16)，源区(12)，漏区(13)，覆盖在所述字线电极上方的绝缘层(17)，所述DRAM单元包含：用以覆盖所述元件绝缘氧化层(11)连接到所述源区(12)的桥式电极层(18)，在所述桥式电极(18)上面与所述衬底平行延伸并连接到所述漏区(13)的位线层(21)，至少延伸在所述位线层(21)上面并连接到所述桥式电极层(18)的第一多晶硅层，遮盖住包含所述第一多晶硅层(24)上部表面在内的所述衬底整个表面的介质层(25)，至少延伸在所述位线层(21)上面、用以遮盖所述介质层(25)的第二多晶硅层(26)，以及用以使所述位线层(21)与所述桥式电极层(18)、第一多晶硅层(24)与介质层(25)绝缘的绝缘夹层(20、22)。