[发明专利]对NPU中的LSU进行验证的方法及相关设备有效
| 申请号： | 202310879791.9 | 申请日： | 2023-07-18 |
| 公开（公告）号： | CN116597886B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 贾艳磊 | 申请（专利权）人： | 深圳中安辰鸿技术有限公司 |
| 主分类号： | G11C29/18 | 分类号： | G11C29/18 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李金 |
| 地址： | 518000 广东省深圳市南山区桃源街道福*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种对NPU中的LSU进行验证的方法及相关设备，方法包括：从待测的LSU的ISA指令中选择一个写指令，为存储器配置第一地址，并选择第一数据作为写入所述存储器的数据，所述第一地址和所述第一数据的长度均为1字节byte，在第一验证流程中，向所述待测的LSU发送写激励信号，所述写激励信号用于指示所述待测的LSU进行写操作，所述写操作包括向所述存储器中的所述第一地址写入所述第一数据，在所述第一验证流程中，对所述写操作进行形式化验证，在保证计算资源的使用量不过大的情况下，保证验证的完备性。 | ||
| 搜索关键词： | npu 中的 lsu 进行 验证 方法 相关 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳中安辰鸿技术有限公司，未经深圳中安辰鸿技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310879791.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种聚合反应釜
- 下一篇：一种具有湿冷新风功能的工业用散热风扇
- 同类专利
- 对NPU中的LSU进行验证的方法及相关设备-202310879791.9
- 贾艳磊 - 深圳中安辰鸿技术有限公司
- 2023-07-18 - 2023-10-24 - G11C29/18
- 本申请提供一种对NPU中的LSU进行验证的方法及相关设备，方法包括：从待测的LSU的ISA指令中选择一个写指令，为存储器配置第一地址，并选择第一数据作为写入所述存储器的数据，所述第一地址和所述第一数据的长度均为1字节byte，在第一验证流程中，向所述待测的LSU发送写激励信号，所述写激励信号用于指示所述待测的LSU进行写操作，所述写操作包括向所述存储器中的所述第一地址写入所述第一数据，在所述第一验证流程中，对所述写操作进行形式化验证，在保证计算资源的使用量不过大的情况下，保证验证的完备性。
- 存储器装置及用于其的测试电路-201810266730.4
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-03-28 - 2023-10-13 - G11C29/18
- 本发明至少提供一种存储器装置，其中，地址锁存器可根据块选择使能信号输出块选择控制信号；测试模式选择单元可根据测试模式选择指令信号输出测试模式选择信号；块选择单元根据模式选择信号和块选择使能信号输出块选择信号；当根据块选择信号使能第一存储模块时，第一存储模块输出第一输入输出数据；当根据块选择信号使能第二存储模块时，第二存储模块输出第二输入输出数据；当存储器根据测试模式选择信号进入第一测试模式时，输出缓存器将部分输入输出端口置于禁用状态，并将第一输入输出数据和第二输入输出数据先后从未禁用的输入输出端口输出。本发明的存储器装置可以减少占用测试机台的输入输出端口。
- 闪存存储器系统中的地址故障检测-202310817431.6
- H·V·特兰;X·刘;N·多 - 硅存储技术股份有限公司
- 2018-02-01 - 2023-09-29 - G11C29/18
- 公开了一种用于在闪存存储器系统中执行地址故障检测的系统和方法。地址故障检测阵列用于确认激活的字线或位线为实际上旨在基于接收的地址来激活的字线或位线，这将识别其中错误的字线或位线被激活的故障类型。地址故障检测阵列还用于指示是否激活了多于一个字线或位线，这将识别其中两个或更多个字线或位线被激活的故障类型。
- 存储芯片的测试方法、装置、存储介质与电子设备-202210237604.2
- 汪净 - 长鑫存储技术有限公司
- 2022-03-11 - 2023-09-19 - G11C29/18
- 本公开提供了一种存储芯片的测试方法、存储芯片的测试装置、计算机可读存储介质与电子设备，属于半导体技术领域。所述方法包括：确定多核处理器中各核心对应的存储块，所述存储块为由存储芯片中部分存储单元构成的局部存储区域；通过所述多核处理器中的各所述核心对相应的存储块进行读写测试，并依据测试得到的各存储块的测试结果确定所述存储芯片的测试结果。本公开可以提高多核处理器的利用率，提高存储芯片的测试效率。
- 存储器内建自测试方法及其电路、芯片-202311026911.7
- 杨军 - 英诺达（成都）电子科技有限公司
- 2023-08-16 - 2023-09-15 - G11C29/18
- 提供了一种存储器内建自测试方法及其电路、芯片。所述存储器内建自测试电路包括：选择模块，用于根据通过APB总线从APB总线主设备接收到的模式选择信号，选择读写模式或测试模式；测试模块，用于在所述测试模式下，根据通过所述APB总线从所述APB总线主设备接收到的信号，对芯片内的待测试存储器进行测试操作；读写模块，用于在所述读写模式下，根据通过所述APB总线从所述APB总线主设备接收到的信号，对所述芯片内的待读写存储器进行读写操作。
- 存储器失效测试方法及装置、存储介质及电子设备-202210197918.4
- 赵哲 - 长鑫存储技术有限公司
- 2022-03-02 - 2023-09-12 - G11C29/18
- 本公开是关于一种存储器失效测试方法、存储器失效测试装置、计算机可读存储介质及电子设备，涉及集成电路技术领域。该存储器失效测试方法，包括：对所述存储器进行加速老化处理，在所述存储器的存储阵列中写入第二存储数据；读取所述存储阵列中的数据，得到读取结果；比较所述第二存储数据和所述读取结果，得到比较结果；根据所述比较结果对所述存储器进行判定。
- 一种存储器的读写测试方法和测试系统-202310432526.6
- 左上勇;袁常乐;张丽霞;高大会;王敏 - 南京伟测半导体科技有限公司
- 2023-04-21 - 2023-09-05 - G11C29/18
- 本申请公开一种存储器的读写测试方法和测试设备，包括：通过所述测试设备驱动预先存入所述可编程器件中的测试向量使所述可编程器件在一待测存储器芯片中执行写的模式，以提供写测试需要的提供地址和逻辑图样数据资料，其中所述可编程器件和所述待测存储器芯片分别被通信连接于一比较器的一输入端，使所述比较器实时根据待测所述待测存储器芯片的输出数据和所述可编程器件输入的数据进行比较，如果数据一致则所述比较器输出逻辑高，如果不一致就输出逻辑低，直至整个读测试完成；在进行整个测试操作中所述测试设备对所述比较器实时输出数据进行采样分析判断，其如果整个过程所述比较器实时输出数据全部为高则测试通过，如果否则测试不通过。
- 测试平台及其冗余熔丝闩锁分析方法-202310057760.5
- 萧弘祥 - 南亚科技股份有限公司
- 2023-01-16 - 2023-09-05 - G11C29/18
- 本发明提供一种测试平台及冗余熔丝闩锁分析方法。在DRAM芯片中，第一冗余存储单元组用以修补失效存储单元组。DRAM芯片对失效存储单元组所对应的经修补地址进行写入操作，以将经修补地址所对应的识别数据写入经修补地址所实际对应的第二冗余存储单元组。DRAM芯片对经修补地址所对应的冗余胞地址进行读取操作，以从冗余胞地址所对应的第一冗余存储单元组读取经读出数据。测试平台比对经读出数据与识别数据，以验证冗余胞地址所对应的第一冗余存储单元组与经修补地址所实际对应的第二冗余存储单元组是否为同一个。
- 堆叠式存储器装置及其操作方法、存储器系统-201910192696.5
- 崔颜 - 三星电子株式会社
- 2019-03-14 - 2023-09-05 - G11C29/18
- 公开堆叠式存储器装置及其操作方法、存储器系统。所述堆叠式存储器装置包括：缓冲器裸片、堆叠在缓冲器裸片上的多个存储器裸片和多个硅通孔(TSV)。缓冲器裸片与外部装置通信。TSV延伸通过所述多个存储器裸片以连接到缓冲器裸片。每个存储器裸片包括存储器单元阵列，存储器单元阵列包括结合到多条字线和多条位线的多个动态存储器单元。缓冲器裸片包括测试电路，在测试模式下，测试电路对与所述多个存储器裸片中的一个存储器裸片相应的目标存储器裸片的动态存储器单元执行测试，并将包括至少一个缺陷单元的存储器单元行的地址存储在除了目标存储器裸片之外的其他存储器裸片的至少一个列解码器中。
- 数据储存装置以及非挥发式存储器控制方法-202210244800.2
- 张育豪;萧钰翰;周柏昇 - 慧荣科技股份有限公司
- 2022-03-14 - 2023-08-29 - G11C29/18
- 本发明涉及一种非挥发式存储器变异处理方案，具体地说，涉及数据储存装置以及非挥发式存储器控制方法。在本发明中，一控制器在判定取自一非挥发式存储器的一原始数据为一不理想值时，将该原始数据的一变异逻辑地址填入一变异表格。响应一主机对该非挥发式存储器的该变异逻辑地址的一读取要求，该控制器查询该变异表格，寻得该变异表格记载有该变异逻辑地址，据以回报该主机，该变异逻辑地址发生过变异。
- 芯片测试方法、装置、电子设备及计算机可读存储介质-202310459965.6
- 谢登煌 - 深圳市晶存科技有限公司
- 2023-04-20 - 2023-08-08 - G11C29/18
- 本申请公开了一种芯片测试方法、装置、电子设备及计算机可读存储介质，涉及电子芯片领域，芯片测试方法先对芯片的双倍速率同步动态随机存储器进行异常检测，在检测到双倍速率同步动态随机存储器无异常时，将测试固件写入芯片的通用闪存存储器，根据预设数据长度和预设地址，从通用闪存存储器读取第一校验数据，根据预设数据长度和预设地址，从测试固件中确定第二校验数据；将第一校验数据与第二校验数据进行比对，若第一校验数据和第二校验数据一致，确定通用闪存存储器的烧录功能无异常。能够对芯片的双倍速率同步动态随机存储器和通用闪存存储器进行测试，并能降低测试时长，提高测试效率。
- 半导体存储装置的可测试性电路和数据测试方法-202310830397.6
- 朱智惟;柯卫宝 - 长鑫存储技术有限公司
- 2023-07-07 - 2023-08-08 - G11C29/18
- 本公开提供一种半导体存储装置的可测试性电路和数据测试方法，属于集成电路技术领域。该半导体存储装置的可测试性电路包括数据转换电路，数据转换电路用于接收半导体存储装置中待测试的存储单元的类型标识和待测试的存储单元中存储的逻辑数据，根据待测试的存储单元的类型标识确定待测试的存储单元的类型，在待测试的存储单元的类型为第一类型时，对待测试的存储单元中存储的逻辑数据进行反转并输出反转后的逻辑数据作为待测试的存储单元的目标测试数据；在待测试的存储单元的类型为第二类型时，输出逻辑数据作为待测试的存储单元的目标测试数据。输出待测试的存储单元中的实际物理数据，可以提高对半导体存储装置失效的数据处理与分析的效率。
- 存储器的瞬时电离辐射效应远程动态测试系统和测试方法-202011238337.8
- 杜川华;曾超 - 中国工程物理研究院电子工程研究所
- 2020-11-09 - 2023-07-28 - G11C29/18
- 本发明属于电子和辐射物理技术领域，具体涉及一种适用于存储器的瞬时电离辐射效应远程动态测试系统和测试方法，包括上位机、信号转换单元、主控模块、存储器DUT模块和3种通用仪器设备，以及相应的连接线缆，采用适当的抗干扰方法实现强噪声环境下的存储器数字小信号的远程动态测试，上位机用于控制主控模块和被测存储器之间的数据通信，为用户操作提供操作界面；信号转换单元用于同轴电缆信号和总线通讯信号的转换；主控模块用于在指定命令下对存储器进行读写操作，将读出数据与写入数据进行对比、生成报告并传输到上位机；存储器DUT模块用于安装待测试存储器。
- 半导体存储装置的测试方法、装置、设备及介质-202310221445.1
- 邹武 - 长鑫存储技术有限公司
- 2023-03-09 - 2023-07-25 - G11C29/18
- 本公开提供了一种半导体存储装置的测试方法、装置、设备及介质，涉及半导体技术领域。该方法包括：通过开启第一测试，向命令地址信号线发送有效命令地址信号，以触发数据信号线进入数据信号的传输过程，在数据信号线进行数据信号的传输过程中，通过第一命令信号线向该半导体存储装置发送设备取消选择命令，并通过目标命令地址信号线向该半导体存储装置发送状态翻转信号，该状态翻转信号在该第一命令信号线传输设备取消选择命令期间，发生至少一次电平状态翻转，以此可以确定出目标命令地址信号线的状态翻转对数据信号线上传输的数据信号的串扰影响。
- 故障冗余电路-201910729454.5
- 崔谨镐;朴民奎 - 爱思开海力士有限公司
- 2019-08-08 - 2023-07-25 - G11C29/18
- 本发明公开了一种故障冗余电路。一种冗余电路包括选择控制信号发生电路和列控制电路。当锁存地址信号的逻辑电平与熔丝信号的逻辑电平不同时，选择控制信号发生电路驱动被初始化的内部节点以产生选择控制信号。列控制电路基于选择控制信号来缓冲预列选择信号，以产生用于执行单元的列操作的列选择信号或者产生用于执行冗余单元的列操作的冗余列选择信号。
- 用于产生内存自我测试算法电路的方法-202210021189.7
- 李家纬 - 芯测科技股份有限公司
- 2022-01-10 - 2023-07-18 - G11C29/18
- 本发明公开一种用于产生内存内建自我测试(MBIST)电路的方法，包含提供一可编辑的档案，对该可编辑的档案进行语法解析，以取得一内存测试数据，其中该可编辑的档案经一使用者编辑并自定义内存测试算法，且其中该内存测试数据对应于该内存测试算法，以及根据该内存测试数据生成一MBIST电路。
- 一种广播测试电路和广播测试方法-202310438381.0
- 程彪 - 长鑫存储技术有限公司
- 2023-04-20 - 2023-07-14 - G11C29/18
- 本公开实施例提供了一种广播测试电路和广播测试方法，该广播测试电路包括：地址比较模块，用于接收当前地址信号和预设地址信号，对当前地址信号和预设地址信号进行比较处理，生成比较信号；数据选择模块，用于接收比较信号、当前数据信号和预设数据信号，根据比较信号对当前数据信号和预设数据信号进行选择处理，生成目标数据信号，目标数据信号用于指示测试结果；其中，当前数据信号表示从当前地址信号指示的地址读取到的数据，预设数据信号表示预设地址信号指示的地址对应的正确数据。本公开实施例能够提高电路的可测试性，并快速确定芯片的缺陷原因。
- 一种仿真测试中闪存地址管理方法、装置、设备及介质-202310357738.2
- 陈国强;姚香君;夏丽煖;张楠;王雷 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-04-06 - 2023-07-14 - G11C29/18
- 本发明提出了一种仿真测试中闪存地址管理方法，包括：分别建立第一数组以及第二数组；写操作时，在闪存中随机获取可用块地址以及可用字线地址，作为第一笔写操作对应的第一卷中第一存储矩阵中的块地址以及字线地址；随后每笔写操作中，在第一卷中第一存储矩阵中的块地址以及字线地址绕圈依次累加；将每笔写操作对应的实际卷地址、实际存储矩阵地址、实际块地址、实际字线地址分别对应存储至第一数组、第二数组中；根据第一数组、第二数组分别存储的地址信息，进行读操作，以降低在闪存中仿真测试过程中出现的读空页次数，本发明还提出了一种仿真测试中闪存地址管理装置、设备及介质，有效地降低在闪存中仿真测试过程中出现的读空页次数。
- 一种存储芯片置乱测试方法、装置、设备及存储介质-202310199094.9
- 张琦;吉润宰;郝学塨 - 合肥悦芯半导体科技有限公司
- 2023-03-03 - 2023-06-27 - G11C29/18
- 本发明公开了一种存储芯片置乱测试方法、装置、设备及存储介质，涉及存储芯片测试技术领域。所述方法是在获取用于对目标存储芯片进行置乱测试的原始置乱方案后，先针对各根地址输出管脚，根据在置乱真值表中的对应比特值与所有输入地址的对应关系，得到对应的规范布尔表达式，以及得到包含有在所述置乱真值表中的所有输入地址和所述各根地址输出管脚的规范布尔表达式的新置乱方案，并将新置乱方案存储在芯片侧，以便后续进行方案读取并应用，如此可用简洁的规范布尔表达式来代表部分置乱数据，进而可有效降低存储器芯片对所需真值表存储空间的大小需求，并可以应对所有地址置乱情况，支持更多测试I/O引脚具备置乱功能，满足存储芯片测试需求。
- 半导体存储器装置及其操作方法-201810878225.5
- 金相植 - 爱思开海力士有限公司
- 2018-08-03 - 2023-06-13 - G11C29/18
- 本发明提供一种操作速度提高的半导体存储器装置及操作该半导体存储器装置的方法。半导体存储器装置可以包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列可以包括多个存储块。外围电路可以对存储器单元阵列执行读取操作。控制逻辑可以控制外围电路的操作。控制逻辑可以控制外围电路对多个存储块中的选择的存储块执行修复列屏蔽操作，对包括在选择的存储块中的第一漏极选择晶体管执行第一测试操作，并且在保留修复列屏蔽操作的结果的同时，对与第一漏极选择晶体管不同的第二漏极选择晶体管执行第一测试操作。
- 存储器系统中执行地址故障检测的分层ROM编码器系统-202111444122.6
- 钱晓州;朱瑶华 - 硅存储技术股份有限公司
- 2021-11-30 - 2023-06-02 - G11C29/18
- 本发明题为“存储器系统中执行地址故障检测的分层ROM编码器系统。”本发明公开了用于使用分层ROM编码系统在存储器系统中执行地址故障检测的各种实施方案。在一个实施方案中，分层ROM编码系统包括两级ROM编码器，该两级ROM编码器用于检测地址故障。在另一个实施方案中，分层ROM编码系统包括三级ROM编码器，该三级ROM编码器用于检测地址故障。
- 一种动态随机存储器的测试方法及装置-202110722149.0
- 谢登煌;宋文杰;刘孜 - 深圳市晶存科技有限公司
- 2021-06-28 - 2023-05-16 - G11C29/18
- 本发明涉及一种动态随机存储器的测试方法，包括：擦除动态随机存储器的待测区域中的数据(S101)；在所擦除的待测区域中再写入数据，其中，将待测区域平均分页，在首页中写入数据，通过拷贝相邻页中数据的方式写满整个待测区域(S102)；读取所写满数据的待测区域中首页和尾页的数据，并且确定所述首页的数据和尾页的数据不一致时，标记相应的动态随机存储器的待测区域已损坏(S103)。还涉及一种动态随机存储器的测试装置，包括：记录单元、查询单元、数据写入单元、读取单元、拼接单元、计算单元、对比单元、分析单元。本发明通过拷贝相邻页中数据的方式写满整个待测区域，直接比对首页和尾页的数据，有效缩短比较器运算消耗的时间，提高检测效率。
- 具有自适应读取阈值方案的存储器系统及其操作方法-201810981468.1
- 哈曼·巴蒂亚;熊晨荣;张帆;内维·库马尔;蔡宇 - 爱思开海力士有限公司
- 2018-08-27 - 2023-05-16 - G11C29/18
- 本发明涉及存储器系统的自适应读取阈值方案，其确定具有最低BER/UECC失败率同时继续以所需QoS为主机读取服务的读取阈值。当确定特定读取阈值不满足QoS或其它质量度量时，估计其它读取阈值的性能，其中特定读取阈值可以是初始的、默认的读取阈值。然后可使用这些估计来确定最佳读取阈值。在迭代过程中，可动态地确定例如以下的选择变量：在将来的读取尝试中，多个非默认读取阈值中的每一个的使用次数以及所针对的读取命令。
- 一种防止trim引起存储器寿命损失的方法-202310149451.0
- 袁鹏宇;张庆文 - 上海华虹宏力半导体制造有限公司
- 2023-02-22 - 2023-05-02 - G11C29/18
- 本发明提供一种防止trim引起存储器寿命损失的方法，包括在存储器阵列的虚拟存储区域中设置一块trim存储单元；设定trim存储单元所在的虚拟地址，并将芯片测试CP程序的trim地址修改为该虚拟地址；运行CP程序进行trim。本发明通过在虚拟存储区域设置一块地址专门用来做trim，降低了trim过程对bit产生的压力，有利于提升bit使用寿命，有效防止了存储器寿命损失。
- 存储器装置及其操作方法-201910835961.7
- 李完燮 - 爱思开海力士有限公司
- 2019-09-05 - 2023-05-02 - G11C29/18
- 存储器装置及其操作方法。本公开涉及一种包括BIST电路的存储器装置及其操作方法。该存储器装置包括：比较电路，该比较电路将测试图案数据与感测数据进行比较，以产生比较信号；状态信息产生电路，该状态信息产生电路响应于比较信号而通过标记感测数据中的发生故障的数据来产生故障掩蔽信号；列地址产生电路，该列地址产生电路响应于输入/输出选通信号而产生依次增加的列地址；锁存使能信号产生电路，该锁存使能信号产生电路响应于故障掩蔽信号而产生锁存使能信号；以及输入/输出电路，该输入/输出电路接收列地址并且响应于锁存使能信号而选择性地锁存所述列地址当中的发生故障的列地址。
- DRAM总线故障检测方法、装置、存储介质及程序产品-202111192279.4
- 丁旭;沈锡放 - 华为技术有限公司
- 2021-10-13 - 2023-04-14 - G11C29/18
- 本申请实施例公开了一种DRAM总线故障检测方法、装置、存储介质及程序产品，属于存储器技术领域。在本申请实施例中，基于DRAM颗粒所连接的数据总线对MR地址进行写操作和读操作，基于所写的数据和所读取的数据，即能够检测数据总线存在的故障。基于DRAM颗粒所连接的地址总线对MR地址进行写操作和读操作，基于所写的数据和所读取的数据，即能够检测地址总线存在的故障。本方案无需增加额外的硬件管脚、复杂的逻辑电路及校验软件，即能够实现对DRAM总线的故障检测。
- 一种对flash进行写操作的方法和装置-202111140170.6
- 胡博;李凯亮;陈凝 - 紫光同芯微电子有限公司
- 2021-09-28 - 2023-03-31 - G11C29/18
- 本申请提供了一种对flash进行写操作的方法和装置，方法包括：控制待测芯片处于flash写模式，为待测芯片提供擦写电压，控制待测芯片进入预设模式，控制设定寄存器同时选中第一存储区和第二存储区，对选中的第一存储区或第二存储区进行按word写操作。由于预设模式使得flash数据存储区划分为存储空间大小相同的第一存储区和第二存储区，并且在设定寄存器同时选中第一存储区和第二存储区时，能够同时对第一存储区和第二存储区进行相同的写操作，从而本申请仅对第一存储区或第二存储区进行写操作，另一存储区也会进行相同的写操作，缩短了写操作的时间，提高了写操作的效率。
- 一种统计SSD异常下电时丢失用户数据量的方法及系统-202211420365.0
- 吴小海;佟小川 - 绿芯半导体（厦门）有限公司
- 2022-11-13 - 2023-02-03 - G11C29/18
- 本发明属于固态硬盘下电异技术领域，具体提供了一种统计SSD异常下电时丢失用户数据量的方法及系统，其中方法包括：主机Host对SSD的一段地址按顺序写入固定数据PatternA；主机Host对SSD的相同选定地址段进行顺序写入固定数据PatternB，且在写完成之前对SSD进行异常断电，结果会导致写失败，记录出错的逻辑地址LBA_B；主机Host对SSD进行顺序读校验固定数据PatternB，当出现数据校验不一致时记录不一致的逻辑地址LBA_A，则异常下电导致丢失的用户数据量S＝LBA_B‑LBA_A。通过对SATA/NVME固态硬盘(SSD)的顺序读写完成对丢失数据量的统计，不需要专用设备(如SATA/NVME总线分析仪等)，只需要自身的SSD读写工具即可，效率提高，成本降低，具有广泛的推广意义。
- 一种存储器件的测试方法、测试系统及测试设备-202110566367.X
- 彭聪 - 长江存储科技有限责任公司
- 2021-05-24 - 2023-01-31 - G11C29/18
- 本申请提供一种存储器件的测试方法、测试系统及测试设备，包括：获取第一逻辑单元与第二逻辑单元的坏块信息；利用同一使能信号对存储器件中的第一逻辑单元和第二逻辑单元进行老化测试；根据所述坏块信息，编码所述使能信号得到所述第一逻辑单元与所述第二逻辑单元的掩码；输出所述掩码。由此可见，本申请实施例提供的存储器件的测试方法，能够利用同一使能信号和坏块信息对使能信号进行编码，得到分别对应第一逻辑单元与第二逻辑单元的掩码，以掩码输出的结果就能直观的了解到是否第一逻辑单元与第二逻辑单元中存在坏点。
- 一种提高NAND Flash读写操作验证效率的方法和系统-202211052286.9
- 王雷 - 山东云海国创云计算装备产业创新中心有限公司
- 2022-08-31 - 2022-11-25 - G11C29/18
- 本发明提供了一种提高NAND Flash读写操作验证效率的方法和系统，方法包括：选择随机的次数或者选择遍历整个NADN Flash地址；通过命令选择进入SLC模式或TLC模式；若选择SLC模式，通过系统中的SLC地址模型，直接返回字线地址，并标记已经使用过的地址；若选择TLC模式，通过系统中的TLC地址模型，先返回此字线包含的页数和可以进行的读写方式，用户根据页数选择进行相应的SLC、MLC、TLC读写操作；输出字线地址，并标记已经使用过的地址；根据标记过的地址，对未标记的地址继续随机直至遍历整个NAND的地址或达到指定的随机次数。本发明实现了在对NAND Flash进行读写操作时，实现地址可随机，自主定义随机次数，快速覆盖所有地址的功能，提高验证的效率。
- 专利分类
