[发明专利]计算设备在审
| 申请号： | 202310238955.X | 申请日： | 2023-03-13 |
| 公开（公告）号： | CN116467246A | 公开（公告）日： | 2023-07-21 |
| 发明（设计）人： | 王斌峰;莘盼龙 | 申请（专利权）人： | 超聚变数字技术有限公司 |
| 主分类号： | G06F15/163 | 分类号： | G06F15/163;G06F13/42 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 李凤蓉;刘芳 |
| 地址： | 450000 河南省郑州市郑*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例提供一种计算设备，包括第一处理器、第二处理器、检测器件及多个外设部件，多个外设部件包括网卡、第一存储器和第二存储器；第一处理器与第一存储器连接，第二处理器的PCIE端口通过第一连接器与第二存储器连接；或者，第一处理器的PCIE端口通过第二连接器与网卡连接，第二处理器的PCIE端口通过第一连接器与网卡连接；检测器件与第一连接器、第二连接器、第一处理器和第二处理器均连接；检测器件用于获取检测信息，检测信息包括与每个连接器连接的外设部件的信息，第一处理器和第二处理器用于，根据检测信息为各自对应的PCIE端口分配资源。在上述计算设备中，计算设备的工作模式可以灵活转换，使计算设备在应用时更为灵活。 | ||
| 搜索关键词： | 计算 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于超聚变数字技术有限公司，未经超聚变数字技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310238955.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 针对硬件加速器的数据传输调度-202280018536.9
- M·M·K·唐;彭瑞华;阮卓 - 微软技术许可有限责任公司
- 2022-02-23 - 2023-10-24 - G06F15/163
- 一种计算设备，包括处理器，处理器被配置为对包括多个处理区域的硬件加速器执行数据传输调度。执行数据传输调度可以包括接收多个数据传输指令，多个数据传输指令对向相应处理区域传输数据的请求进行编码。执行数据传输调度还可以包括标识在数据传输指令之间的多个传输路径冲突。执行数据传输调度还可以包括将数据传输指令分类为多个传输指令子集。在每个传输指令子集内，数据传输指令中没有具有传输路径冲突的数据传输指令。针对每个传输指令子集，执行数据传输调度还可以包括向硬件加速器传送被包括在该传输指令子集中的数据传输指令。数据传输指令可以在对应于传输指令子集的多个顺序数据传输阶段中被传送。
- 一种多机通信方法及系统-202310786075.6
- 李昌泰;范海;杨振华;吕季 - 重庆赛力斯新能源汽车设计院有限公司
- 2023-06-29 - 2023-10-20 - G06F15/163
- 本申请涉及通信技术领域，提供了一种多机通信方法及系统。该系统包括主机、从机，主机包括第一仲裁线、第一输出通知线和第一接收通知线；从机包括第二仲裁线、第二接收通知线和第二输出通知线；第一仲裁线与第二仲裁线连接；第一输出通知线与第二接收通知线连接；第一接收通知线与第二输出通知线连接；该方法包括：将第一仲裁线、第二仲裁线均调整为低电平状态；在第一输出通知线上产生第一下降沿信号并传输至第二接收通知线；若检测到第二输出通知线传输的第二下降沿信号，则向接收端传输第一数据包，并接收接收端传输过来的第二数据包。本申请可实现多机之间的半双工、全双工通信，通信方式灵活多变、可靠性较高，且系统兼容性好。
- 数据组帧方法、装置、电子设备及存储介质-202311175571.4
- 刘伟;王洪良;卢圣才;牟奇;李仁刚 - 苏州浪潮智能科技有限公司
- 2023-09-13 - 2023-10-20 - G06F15/163
- 本申请提供了一种数据组帧方法、装置、电子设备及存储介质。所述方法包括：调用数据处理模块获取缓存于先入先出队列中的待组帧数据；将待组帧数据依次缓存于第一缓存单元和第二缓存单元；在数据处理模块与数据组帧模块握手的过程中，根据第一信号和第二信号，确定数据处理模块与数据组帧模块是否完成握手；第一信号为指示数据处理模块缓存的数据中有效单元个数的信号，第二信号为指示所述数据组帧模块所需有效单元个数的信号；响应于数据处理模块与数据组帧模块完成握手，从第一缓存单元和第二缓存单元内获取所需有效单元个数的待组帧数据，并发送给数据组帧模块进行数据组帧处理。本申请可以提高组帧数据传输时的带宽利用率及网络传输性能。
- 源芯片、目的芯片、数据传输方法及处理器系统-202011296358.5
- 梁岩;王文根 - 海光信息技术股份有限公司
- 2020-11-18 - 2023-10-20 - G06F15/163
- 本申请提供一种源芯片、目的芯片、数据传输方法及处理器系统，包括数据编码模块以及驱动器，数据编码模块与驱动器连接；数据编码模块用于接收串行数据，对串行数据进行编码得到编码数据，并将编码数据传输至驱动器，其中，编码数据的任意相邻两个数据之间均有跳变延；驱动器用于接收编码数据，并将编码数据发往对端的目的芯片，以使对端的目的芯片根据任意相邻两个数据之间均有跳变延的编码数据，将编码数据恢复成串行数据。通过对串行数据的编码，使得编码数据通过跳变延的变化携带有时钟信号，与现有技术中不携带时钟信号，需对端的芯片自适应时钟相比，降低了恢复时钟的难度，减小了数据传输的延迟。
- 一种飞控计算机高可靠芯片间通信设计方法-202310185185.7
- 陶一庚;寇鑫;刘永清;吕志武;毛晓丹 - 北京计算机技术及应用研究所
- 2023-03-01 - 2023-10-10 - G06F15/163
- 本发明涉及一种飞控计算机高可靠芯片间通信设计方法，属于通信领域。本发明通过在DSP和FPGA芯片间设计冗余EMIF接口，DSP芯片和FPGA芯片通过比较冗余接口上的数据是否一致，可以识别传输错误，部分传输错误可以通过冗余数据进行纠正，当数据错误无法纠正时能够通过中断方式将错误返回给EMIF接口主端DSP芯片，DSP芯片根据中断提示进行数据重传。本发明具备数据正确校验，数据传输完成后，可以判断数据是否传输正确；通过冗余EMIF接口，可以对部分出现错误的数据帧进行数据错误纠正；具备通信错误中断机制，发生错误后通过中断方式通知DSP芯片重新传输。
- 多核通信方法、装置、电子设备及存储介质-202210295783.5
- 李桂丁;肖翔 - 北京小米移动软件有限公司
- 2022-03-23 - 2023-10-03 - G06F15/163
- 本公开关于一种多核通信方法、装置、电子设备及存储介质，其中，方法应用于主控核，包括：接收远程核通过通信层发送的操作请求；其中，操作请求用于指示主控核对目标存储介质进行目标操作，远程核与主控核通过开放式非对称多处理框架OpenAMP的通信层进行通信连接；其中，目标存储介质为与主控核相连接的存储介质；根据操作请求，对目标存储介质进行目标操作。由此，在远程核无法直接访问目标存储介质的情况下，可以通过与主控核建立基于OpenAMP的通信层的通信连接，实现通过主控核访问目标存储介质。
- 一种基于RISC-V架构的LDPC编解码计算系统-202310808424.X
- 黄端;韩耀辉;邓家荷;张玲 - 中南大学
- 2023-07-04 - 2023-10-03 - G06F15/163
- 本发明公开了一种基于RISC‑V架构的LDPC编解码计算系统，包括RISC‑V处理器、LDPC编解码计算协处理器；RISC‑V处理器用于执行通用计算和指令，进行软件编程，实现灵活的功能变化；LDPC编解码计算协处理器用于接收来自RISC‑V处理器的自定义指令，根据指令译码确定指令功能，并使用不同的功能组件和计算单元，按照输入顺序对输入的信息进行LDPC编码、解码操作，同时配备了完备的校验模块，得到编码后的结果并进行存储处理，按照相应指令将计算结果返回给RISC‑V处理器，等待用户的使用。本发明通过自定义指令实现LDPC编解码计算协处理器和RISC‑V处理器的集成化。本发明系统效率高、功耗低。
- 音频数据传输方法、装置、芯片及计算机可读存储介质-202310734955.9
- 刘亮亮 - 南京芯驰半导体科技有限公司
- 2023-06-20 - 2023-10-03 - G06F15/163
- 本申请提供了一种音频数据传输方法、装置、芯片及计算机可读存储介质；方法包括：每个第一处理器核确定待接收音频数据的参数，并基于待接收音频数据的参数确定第一处理器核对应的第一虚拟声卡；第二处理器核基于待接收音频数据的播放信息从源音频数据中确定待接收音频数据，其中，播放信息由所述第一处理器核通过核间通信发送至所述第二处理器核，任意两个第一处理器核发送的待接收音频数据的播放信息均不相同，源音频数据由第二处理器核对应的一个物理声卡采集；第二处理器核向第一处理器核发送待接收音频数据在共享内存中的存储地址信息；第一处理器核对应的第一虚拟声卡基于存储地址信息获取待接收音频数据。
- 中央处理器CPU间数据传输的方法、装置及电子设备-202210295789.2
- 李桂丁;肖翔 - 北京小米移动软件有限公司
- 2022-03-23 - 2023-10-03 - G06F15/163
- 本公开提供了一种中央处理器CPU间数据传输的方法、装置及电子设备，涉及通信技术领域。具体步骤为：接收第一应用层发送的目标数据；根据预设的套接字Socket在内核中创建第一Socket通道；根据所述第一Socket通道将所述目标数据传输到预先设置的第一缓存空间中；确定目标CPU，并向所述目标CPU触发中断信号，以及接收所述目标CPU发送的激活信息并根据所述激活信息向所述目标CPU传输所述目标数据。本公开通过创建Socket通道，实现了根据激活信息判断是否可以向目标CPU发送所述目标数据，避免目标CPU中缓存不足导致无法承载所述目标数据，提高传输效率。
- 核间通信系统、方法、装置、设备、芯片及可读存储介质-202311124128.4
- 王慧;李德建;王喆;闫天瑜;曾林 - 北京智芯微电子科技有限公司
- 2023-09-01 - 2023-10-03 - G06F15/163
- 本发明公开了一种核间通信系统、方法、装置、设备、芯片及可读存储介质，所述系统包括共享内存设备，所述共享内存设备包括适用于N个端点内核的共享内存空间；其中：所述共享内存空间包括针对所述N个端点内核中的指定内核配置且所述指定内核可读写的指定端点内存区域；所述指定端点内存区域包括针对任一其他内核分配的索引存储队列；所述索引存储队列存储有目标位置索引；所述目标位置索引用于表示所述指定端点内存区域中目标数据块的位置，以指示所述任一其他内核从所述指定端点内存区域中读取所述目标数据块。由此能够实现多个端点内核之间的任意peer‑to‑peer的双向通信，并可以支持跨设备或者跨操作系统的通信。
- 基于国产处理器的四路服务器主板和服务器-202310581913.6
- 杨庆勉;童晨;谭燕华;杜凯;赵文豪;付云峰;田金科;代传光;唐淳淳;杨轶丰 - 上海华诚金锐信息技术有限公司
- 2023-05-23 - 2023-10-03 - G06F15/163
- 本发明公开了一种基于申威3231处理器的国产四路机架式服务器，属于国产服务器技术领域。包括服务器主板、内存模组、管理模组、硬盘模组、电源模组、风扇模组、机箱，所述服务器主板包括四颗申威3231处理器芯片，PCIE switch控制器，CPLD可编程逻辑器件，BMC管理单元，千兆网卡模块，SATA控制芯片，USB控制芯片。本发明服务器所用申威3231处理器，加强了服务器的自主可控性；处理器原生PCIE 4.0总线直接扩展PCIE通道，满足用户均衡扩展、异构计算的要求，改善了服务器的可扩展性和可用性；服务器监视管理单元加强了服务器的可管理性。
- 用于多核SOC的应用通信系统、方法、设备及可读存储介质-202310595109.3
- 苏炎;韩浦江;张生魁;王宗磊;刘旭日 - 联合汽车电子有限公司
- 2023-05-25 - 2023-09-29 - G06F15/163
- 本发明涉及应用通信技术领域，公开了一种用于多核SOC的应用通信系统、方法、设备及可读存储介质，该系统通过应用接口适配层提供的应用接口接收第一应用发送的原始报文，使得第一应用对应的核心处理器根据原始报文得到核间传输数据，并通过核间数据适配层将核间传输数据发送至第二应用对应的核心处理器，使得第二应用对应的核心处理器根据核间传输数据生成响应报文，再通过应用接口将响应报文发送至第二应用，由于对不同应用程序的通信协议进行统一，打破了不同通信程序之间的通信壁垒，便于多核SOC的应用程序之间进行通信，使得应用程序之间通信的实时性和通信质量大大提高。
- 片间数据传输系统及片间数据传输方法-202310657156.6
- 张洁;周珏磊;王郁杰;王颖;王小航;韩银和 - 之江实验室;中国科学院计算技术研究所
- 2023-06-05 - 2023-09-26 - G06F15/163
- 本申请涉及一种片间数据传输系统及片间数据传输方法，该系统包括路由模块、流量控制电路和片间通道模块，所述路由模块包括发送路由和接收路由，所述流量控制电路分别与所述发送路由、所述接收路由连接，所述片间通道模块与所述流量控制电路连接；所述片间通道模块用于接收所述发送路由发送的数据段并转发至片外，以及接收所述片外的数据段并转发至所述接收路由；所述流量控制电路用于缓存所述数据段，并根据信用阈值控制所述接收路由接收的数据段的数量，保证了缓存空间的剩余可缓存数据段的数量及时被上游发送方所知，解决了相关技术中存在的流量控制机制对数据传输的控制不精确，导致丢失数据分组的问题。
- 数据安全传输通路建立方法、装置及相关设备-202310724127.7
- 刘亚飞;刘子行;应志伟 - 海光信息技术股份有限公司
- 2023-06-15 - 2023-09-19 - G06F15/163
- 本发明实施例提供一种数据安全传输通路建立方法、装置及相关设备，其中，所述方法应用于安全处理器，包括：获取包括待绑定虚拟机的地址空间标志和待绑定设备标志的绑定请求；当根据待绑定虚拟机的地址空间标志确定待绑定虚拟机为安全虚拟机时，建立安全处理器与待绑定设备标志对应的设备之间的地址空间标志传输通路，以将安全虚拟机的地址空间标志写入到设备，绑定安全虚拟机和设备。本发明实施例所提供的技术方案，通过利用安全处理器建立与需要和安全虚拟机绑定的设备之间的地址空间标志传输通路，以将安全虚拟机的地址空间标志设置到设备中，可以利用地址空间标志传输通路在可以保证数据和计算的安全性的基础上，提升设备进行数据处理的效率。
- 用于芯粒互联接口的数据传输方法及芯粒互联接口-202310802966.6
- 梁岩 - 海光信息技术股份有限公司
- 2023-06-30 - 2023-09-19 - G06F15/163
- 本公开的实施例提供用于芯粒互联接口的数据传输方法及芯粒互联接口。数据传输方法应用于接收端，该方法包括：接收N个数据信号和第一时钟信号，第一时钟信号的周期数量有限，N个数据信号中的每个数据信号的周期数量小于或等于第一时钟信号的周期数量，N为正整数；根据第一时钟信号，定位N个数据信号中的数据的开始位置，并获取N个数据信号中的数据。采用本实施例所提供的方法，接收端使用第一时钟信号来获取数据信号中的数据，而不是使用有效标志位，从而无需预先进行时钟到数据对齐训练，并且还能够实时对齐。
- 控制系统的串行通信方法和控制系统、电子设备和介质-202310694013.2
- 湛厚超;黄杨国;魏天博 - 瑞芯微电子股份有限公司
- 2023-06-13 - 2023-09-12 - G06F15/163
- 本发明公开了控制系统的串行通信方法和控制系统、电子设备和介质。所述方法包括：控制系统的主机端能够将控制信息和地址信息发送到从机端，由主机端在写数据阶段中从从机端接收从机端数据是否达到预设临界值相关联的反压信号，当达到预设临界值相关联的为拉高的反压信号时，主机端停止写数据并进入等待状态，当达到预设临界值相关联的为拉低的反压信号时，主机端向从机端写数据，以此方式能够解决从机端写满的问题，保证数据传输的准确性。
- 一种核间通信调度方法、系统及装置-202310562026.4
- 梁宏沛;王庆;胡天相;谭程方;马保宁;刘国平;汤聪 - 惠州华阳通用电子有限公司
- 2023-05-17 - 2023-09-08 - G06F15/163
- 本发明涉及计算机通信技术领域，提供一种核间通信调度方法、系统及装置，基于核间通讯需求，预先根据配置文件IPC_Config.dtsi对IPC资源进行隔离互斥，进而保证RPMSG方式和Share Memory方式进行IPC收发不发生冲突，实现两种方式核间通信的同时进行，以满足用户的通讯需求；另外根据配置文件IPC_Config.dtsi调用读写API函数，用户自定义通信方式分配比例、通信查询方式，实现核间通信占用CPU资源更少，通信速率更高，通信时延更低。
- 基于单线双向的数据通讯方法、装置及存储介质-202310374629.1
- 邓财科;王艺 - 佛山市小熊厨房电器有限公司
- 2023-04-10 - 2023-09-08 - G06F15/163
- 本发明涉及数据通讯技术领域，公开了一种基于单线双向的数据通讯方法、装置及存储介质，该方法应用于烘干系统，烘干系统包括显示板和电源板，显示板和电源板之间采用单线连接，该方法包括：设置显示板以及电源板的通讯端口状态，确定显示板中待传输至电源板的第一数据，将第一数据传输至电源板，以更新电源板的电源板系统状态，并基于更新后的电源板系统状态确定第二数据，切换显示板和电源板的通讯端口状态，将第二数据传输至显示板，以使显示板更新显示板的显示板系统状态。可见，本发明能够基于单线实现显示板和电源板之间的数据通讯，能够节省通讯线路成本，有利于减少单片机在数据通讯时受到的干扰，进而有利于提高数据通讯的准确性。
- 固态存储中一种基于cache一致性的软硬件交互方法-202011609146.8
- 陈国涛 - 北京泽石科技有限公司;泽石科技（武汉）有限公司
- 2020-12-30 - 2023-09-08 - G06F15/163
- 本发明提出了固态存储中一种基于cache一致性的软硬件交互方法，其利用CPU自带的Cache一致性系统，实现CPU之间以及CPU和加速器之间的通讯，以较小面积和较低的功耗实现CPU之间以及CPU和加速器之间的通讯。
- 一种电子对抗信号处理器-202320343232.1
- 徐伟;郝万兵;陈威;乔宏乐;李辰梓 - 西安电子工程研究所
- 2023-02-28 - 2023-09-08 - G06F15/163
- 本发明属于信号处理技术领域，涉及一种电子对抗信号处理器，单块标准6U LRMV板卡上集成两片FPGA器件、两片DSP器件、两片AD芯片、两片DA芯片，其中一片FPGA器件完成原始采样信号传输、信息交互与电子干扰，另一片FPGA器件完成电子侦察与信息交互；两片DSP器件用于对FPGA器件的运行参数进行设置并对FPGA器件的信号预处理数据进行信息后处理。前面板设置FPGA、DSP、MCU复用调试JTAG接口，背板上设置电源接口、单端或差分通讯接口、SRIO接口、千兆网口、串口、GPIO接口通讯接口，设置15芯射频接口用于模拟信号输入输出。信号处理器功能强大、处理实时性高、采样率高、调制精度高，达到了多用途全国产化高性能效果，同时满足电子侦察及电子干扰任务中对于信号处理的不同需求。
- 一种通信方法和设备-202211123441.1
- 左攀攀 - 荣耀终端有限公司
- 2022-09-15 - 2023-09-05 - G06F15/163
- 本申请实施例提供一种通信方法和设备，涉及电子技术领域，以能够保证在一个采样周期内，获取到采样数据。该方法应用于电子设备，电子设备包括第一芯片，第一芯片包括第一接口和第二接口，第一接口用于通过电阻与第二接口耦接，该方法包括：第一芯片接收数据交互请求；第一芯片响应于数据交互请求，第一芯片控制第一接口从数据输出状态调整为数据输入状态；在第一接口从数据输出状态调整为数据输入状态后，第一芯片控制第二接口输出读时钟信号，以使第一接口在采样周期内获取采样数据。
- 数据处理装置、方法、电子设备和存储介质-202310589796.8
- 卢垚松;张钊;吴曾 - 昆仑芯（北京）科技有限公司
- 2023-05-23 - 2023-09-05 - G06F15/163
- 本公开提供了一种数据处理装置，涉及人工智能技术领域，尤其涉及芯片技术领域。该装置包括：第一存储单元；第一处理器，配置为执行与第一代码数据对应的至少一个指令，以便：利用预设驱动程序接口在第二存储单元上设置目标缓存区；发送与第二处理器对应的第二代码数据，其中，第二代码数据包括打印函数代码段数据；响应于接收到用于指示第二处理器已执行第二代码数据的消息，从目标缓存区将与打印函数代码段数据对应的目标输出结果加载至第一存储单元。本公开还提供了一种数据处理方法、电子设备和存储介质。
- 流媒体特性架构、处理方法、电子设备及可读存储介质-202210193100.5
- 许集润 - 荣耀终端有限公司
- 2022-02-28 - 2023-09-05 - G06F15/163
- 本申请提供一种流媒体特性架构、处理方法、电子设备及可读存储介质，涉及流媒体技术领域；该架构可以将与流媒体特性相关的数据分为两部分，一部分与芯片平台相关，另一部分与芯片平台无关；该架构通过对接模块与芯片平台对接与芯片平台相关的数据；该架构将与芯片平台无关的部分，例如图像处理的软件算法、内存管理机制等设置在该架构的处理引擎中；这种架构通过对接模块与芯片平台实现数据对接，对数据的处理集中在于芯片平台不存在直接交互的处理引擎中，实现与芯片平台的解耦；若对接模块可跨芯片平台复用，则可以将该架构移植到其他芯片平台，若对接模块不可跨芯片平台复用，则开发与其他芯片平台能够对接的对接模块，从而提高开发效率。
- 一种任务处理方法、装置、计算设备及存储介质-202310762527.7
- 周伟;李宇轩;冯健德;彭文涛;孙子坤 - 太初（无锡）电子科技有限公司
- 2023-06-27 - 2023-09-05 - G06F15/163
- 本发明实施例公开了一种任务处理方法、装置、计算设备及存储介质。该方法包括：获取协处理器任务，根据协处理器任务更新任务下发队列的头部，其中，任务下发队列用于存储协处理器任务对应的任务描述信息，且通过协处理器更新任务下发队列的尾部；根据任务完成队列确定执行完成的目标协处理器任务，其中，任务完成队列用于存储协处理器任务对应的任务结束描述信息，且通过协处理器更新任务完成队列的头部；根据目标协处理器任务更新任务完成队列的尾部，回收目标协处理器任务。本发明实施例使主处理器和协处理器之间可以实现并发执行，可以使主处理器和协处理器的占用率大大提升，极大的提升了设备侧的性能。
- 一种AI芯片的计算和通信的融合方法、装置及AI芯片-202310902051.2
- 赵鹏程;王梦嘉;李晓帅;刘静雯;王煇;严涵;华孙山 - 太初（无锡）电子科技有限公司
- 2023-07-20 - 2023-09-01 - G06F15/163
- 本发明公开了一种AI芯片的计算和通信的融合方法、装置及AI芯片。AI芯片的计算和通信的融合方法，包括：在当前AI芯片工作于通信模式时，基于集成在当前AI芯片上的目标通信模块，获取并转发待转发数据请求；其中，目标通信模块包括路由模块以及网络接口；在当前AI芯片工作于网络计算模式时，通过目标通信模块获取待计算数据，并通过集成在当前AI芯片上的网络计算与通信核心，对待计算数据进行数据处理，得到数据计算结果。本发明实施例的技术方案能够在实现成本较低的前提下，不降低带宽，提升芯片互连的可扩展性。
- 板间通讯消息确认处理方法及装置、计算机设备、介质-201910926318.5
- 郭军勇;吴闽华;孟庆晓;谭冰 - 深圳震有科技股份有限公司
- 2019-09-27 - 2023-09-01 - G06F15/163
- 本申请涉及板间通讯消息确认处理方法及装置、计算机设备、介质，所述方法包括：在发送任务时，发送事务数据到链表，并启动事务编号的定时器；链表为空的情况下将排入链表首位的数据块发送出去，在发送数据块的同时启用发送接口的定时器；当接收任务时，接收到响应消息，将链表中的首位的发送数据块删除，同时停止发送接口的定时器；调用事务的回调函数处理响应消息，同时停止事务编号的定时器；当发送接口超时重发链表首位的数据块；当事务定时器超时，宣告通道处理失败，重置端口。通过本发明采用注册事务的类型和相应的回调函数，在命令和响应中包含明确的事务编号，事务的处理准确可靠；可以实现消息可靠传输。
- 多CPU通信系统和方法、电子设备、存储介质-202310537863.1
- 伍思宁;刘弋波;赖鼐;龚晖 - 珠海妙存科技有限公司
- 2023-05-12 - 2023-08-29 - G06F15/163
- 本发明公开了一种多CPU通信系统和方法、电子设备、存储介质，涉及计算机系统技术领域。多CPU通信系统包括：第一CPU；第二CPU；通信模块，包括若干个第一FIFO、若干个第二FIFO和寄存器组；所述第一FIFO用于存储所述第一CPU发送给所述第二CPU的数据；所述第二FIFO用于存储所述第二CPU发送给所述第一CPU的数据。根据本发明实施例的多CPU通信系统，在一个系统内集成了多个CPU，并设计了一个通信模块用于CPU之间的通信，从而实现多个CPU之间的快速、高效通信，进而提升系统的运算能力和处理效率，充分发挥多个CPU的优势。
- 基于低延迟互联网通信系统的芯片-202310559048.5
- 陶伟;董飞龙;姚浩;陈军健;蔡田田;关志华;邝野 - 南方电网数字电网研究院有限公司
- 2023-05-17 - 2023-08-29 - G06F15/163
- 本申请涉及一种基于低延迟互联网通信系统的芯片。芯片包括采用低延迟互联网通信系统的若干节点；节点包括GMAC单元，以及均连接GMAC单元的处理器单元、MC单元和NIC单元；其中，GMAC单元被配置为响应于接收到来自本地节点或外部节点的处理器单元的访问请求，将访问请求传输给MC单元或NIC单元；节点还包括全局同步单元，全局同步单元分别连接处理器单元和NIC单元；全局同步单元被配置为响应于接收到同步请求，将同步请求传输给相应的处理器单元，本地节点或外部节点的处理器单元基于接收到的同步请求调整计算进程，以与各节点执行同步操作。本申请通过为芯片中的各个节点配置全局同步单元，保证各节点之间的计算进程同步，提升并行计算的正确性和稳定性。
- 基于CPU和FPGA的异构平台及文件系统标准化方法-202310783345.8
- 赵丹;蒋湘涛;马瑞欢;吴清华;扈世伟 - 湖南源科创新科技有限公司
- 2023-06-29 - 2023-08-29 - G06F15/163
- 本发明公开了一种基于CPU和FPGA的异构平台及文件系统标准化方法，CPU端用于接收用户层的操作请求并识别所述操作请求，将所述操作请求向FPGA端高速传输；FPGA端用于接收所述CPU端发出的操作请求，根据CPU端发送的所述操作请求生成FPGA端能够识别的非标准指令，根据所述非标准指令生成返回数据，将返回数据向CPU端高速传输，其中，所述返回数据为FPGA端的文件系统中返回的链表；CPU端还用于接收FPGA端发送的返回数据，根据返回数据生成CPU端能够识别的标准文件数据，并将标准文件数据反馈至用户层。本发明有利于实现FPGA和CPU之间的数据共享和协同工作。
- 单线读写通讯方法-201911384909.0
- 朱建银;李文磊 - 江苏科大亨芯半导体技术有限公司
- 2019-12-28 - 2023-08-29 - G06F15/163
- 本发明公开了一种单线读写通讯方法。本发明是一种单线读写通讯方法，包括：主设备有“读从设备”、“写从设备”两种功能；读写命令包括格式如下，“读数据”这个栏位的方向是“从设备”到“主设备”，其余栏位是从“主设备”到“从设备”。本发明的有益效果：只利用一根信号线，完成主从设备之间的读写通信，并且可以由主设备为从设备提供通讯过程需要的时钟信号，降低从设备的设计复杂度和系统成本。
- 专利分类
