[发明专利]SoC芯片顶层模块集成设计方法及系统有效
| 申请号： | 202211330585.4 | 申请日： | 2022-10-28 |
| 公开（公告）号： | CN115392176B | 公开（公告）日： | 2023-01-10 |
| 发明（设计）人： | 梅张雄;耿介 | 申请（专利权）人： | 北京联盛德微电子有限责任公司 |
| 主分类号： | G06F30/39 | 分类号： | G06F30/39;G06F8/30;G06F8/41;G06F115/02 |
| 代理公司： | 北京中誉至诚知识产权代理事务所(普通合伙) 11858 | 代理人： | 张平力 |
| 地址： | 100143 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及一种SoC芯片顶层模块集成设计方法及系统，其中方法包括：获取目标SoC芯片的设计文件，所述设计文件是基于硬件描述语言预先编写的；通过指定Python程序调用Pyverilog的代码解析器和数据流分析器，以对所述设计文件进行代码解析和数据流分析处理得到各个底层模块的设计信息；接收用户针对所述设计信息中的第一部分信息的输入信息，响应于用户针对所述设计信息中的第二部分信息的确认操作，基于所述设计信息和所述输入信息生成第一配置文件；通过所述指定Python程序读取所述第一配置文件，并调用所述Pyverilog的代码生成器以使所述代码生成器基于所述第一配置文件生成顶层设计文件。 | ||
| 搜索关键词： | soc 芯片 顶层 模块 集成 设计 方法 系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京联盛德微电子有限责任公司，未经北京联盛德微电子有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211330585.4/，转载请声明来源钻瓜专利网。
