[发明专利]一种提高UIS性能的SGT-MOSFET及其制造方法在审
| 申请号： | 202211092700.9 | 申请日： | 2022-09-08 |
| 公开（公告）号： | CN115911087A | 公开（公告）日： | 2023-04-04 |
| 发明（设计）人： | 贾淑方;王芮;余健;洪学天;王尧林;赵大国;林和 | 申请（专利权）人： | 弘大芯源（深圳）半导体有限公司;晋芯电子制造（山西）有限公司;晋芯先进技术研究院（山西）有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/78;H01L21/265;H01L21/336 |
| 代理公司： | 北京冠和权律师事务所 11399 | 代理人： | 张树朋 |
| 地址： | 518128 广东省深圳市宝安区西*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高UIS性能的SGT‑MOSFET及其制造方法，属于电子半导体技术领域。该提高UIS性能的SGT‑MOSFET在P型体区与N+源区之间设有抗穿通层。本发明的SGT‑MOSFET的制造方法，通过在体与源之间形成的抗穿通层，在体和源之间产生高掺杂浓度区域，实现陡峭的浓度分布，从而降低体电阻率，防止寄生双极晶体管开启，提高SGT‑MOSFET的UIS能力。本发明的SGT‑MOSFET的制造方法，在外延层上，以向衬底的方向逐渐减少注入剂量的方式进行第二导电类型掺杂剂的多次注入；在SGT‑MOSFET器件的体区与源区之间形成了抗穿通层，使体区和源区之间产生高掺杂浓度区域。同时，为保证器件工作时形成正常的导通沟道，通过光刻(或其他)的方式使得抗穿通层在接近沟槽的位置掺杂浓度较低。 | ||
| 搜索关键词： | 一种 提高 uis 性能 sgt mosfet 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于弘大芯源（深圳）半导体有限公司;晋芯电子制造（山西）有限公司;晋芯先进技术研究院（山西）有限公司，未经弘大芯源（深圳）半导体有限公司;晋芯电子制造（山西）有限公司;晋芯先进技术研究院（山西）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211092700.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
