[发明专利]一种实现低谐波数据加权平均算法的电路模块及Delta-Sigma调制器在审
| 申请号： | 202210394784.5 | 申请日： | 2022-04-15 |
| 公开（公告）号： | CN114826275A | 公开（公告）日： | 2022-07-29 |
| 发明（设计）人： | 车思亮;邱雷 | 申请（专利权）人： | 同济大学 |
| 主分类号： | H03M3/00 | 分类号： | H03M3/00 |
| 代理公司： | 上海上谷知识产权代理有限公司 31342 | 代理人： | 蔡继清 |
| 地址： | 200092 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种实现低谐波数据加权平均算法的电路模块及Delta‑Sigma调制器，该电路模块包括：温度计译码器，用于将输入的3位二进制码转化成8位温度计码；周期性随机信号发生器，用于每隔M个时钟产生一个随机信号；三输入模加法器，用于将当前时钟的输入二进制码、周期性随机信号发生器的输出及上一时钟的地址指针相加后对8求余，生成新的地址指针，以控制桶型移位寄存器的移位操作；D触发器；桶型移位寄存器，用于根据当前时钟的地址指针ptr[2:0]对输入的温度计码进行相应的移位操作，并将移位后的数据输出给1‑bitDAC单元。本发明结构简单，并且能够在不明显增加噪底的前提下有效抑制传统数据加权平均电路模块的输出谐波，提高了系统的线性度。 | ||
| 搜索关键词： | 一种 实现 谐波 数据 加权 平均 算法 电路 模块 delta sigma 调制器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于同济大学，未经同济大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210394784.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种电缆排线用可调节的张紧装置
- 下一篇：一种空调器室内机及空调器
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
