[发明专利]时钟处理电路与层叠半导体器件在审
| 申请号： | 202210302431.8 | 申请日： | 2022-03-25 |
| 公开（公告）号： | CN116841924A | 公开（公告）日： | 2023-10-03 |
| 发明（设计）人： | 潘育生;罗元钧 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G11C7/22 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 李兴福;臧建明 |
| 地址： | 230011 安徽省合肥*** | 国省代码： | 安徽;34 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本公开实施例提供了一种时钟处理电路与层叠半导体器件，时钟处理电路包括初始调节模块、传输模块以及终端处理模块；其中，初始调节模块的输出端与传输模块的一端耦合，终端处理模块的接收端与传输模块的另一端耦合；初始调节模块用于接收初始信号，并基于该初始信号生成至少一个传输信号；传输模块用于向终端处理模块传输上述至少一个传输信号；终端处理模块用于接收上述至少一个传输信号，并对上述至少一个传输信号进行异或处理或同或处理，生成至少一个终端需求信号。本公开实施例可以显著改善层叠半导体器件时钟信号的质量。 | ||
| 搜索关键词： | 时钟 处理 电路 层叠 半导体器件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210302431.8/，转载请声明来源钻瓜专利网。
