[发明专利]FPGA集成电路基于布局的高扇出线网优化方法和优化系统在审
| 申请号： | 202111388741.8 | 申请日： | 2021-11-22 |
| 公开（公告）号： | CN114036886A | 公开（公告）日： | 2022-02-11 |
| 发明（设计）人： | 王钦克 | 申请（专利权）人： | 上海安路信息科技股份有限公司 |
| 主分类号： | G06F30/347 | 分类号： | G06F30/347 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;刘静 |
| 地址： | 200434 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供一种FPGA集成电路基于布局的高扇出线网优化方法和系统，每个线网包括连接在一个驱动器件和多个输出器件之间的多条连接线，优化方法包括：在多条连接线的输出端分别标记时序关键度；为每个时序关键度分别设定群集控制参数；获取线网的时序关键度并根据群集控制参数判断其是否为需要拆分的高扇出线网；对需要拆分的线网采用聚簇算法根据群集控制参数将多个输出器件拆分为多个群集；基于驱动器件复制多个副本，将其分配给多个群集作为其中的驱动器件。该优化方法和系统定义了时序关键度并据此设置群集控制参数，基于这些参数拆分线网，群集内部的关联度高，器件传输性能提升，算法精准快速，提高拆分效率并降低成本，简化了线网布局。 | ||
| 搜索关键词： | fpga 集成电路 基于 布局 出线 优化 方法 系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海安路信息科技股份有限公司，未经上海安路信息科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111388741.8/，转载请声明来源钻瓜专利网。
