[发明专利]减少应力的芯片贴装工艺有效
| 申请号： | 202110464976.4 | 申请日： | 2021-04-28 |
| 公开（公告）号： | CN113178394B | 公开（公告）日： | 2023-06-27 |
| 发明（设计）人： | 冯光建;郭西;顾毛毛;黄雷;高群 | 申请（专利权）人： | 浙江集迈科微电子有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/56 |
| 代理公司： | 无锡市兴为专利代理事务所(特殊普通合伙) 32517 | 代理人： | 屠志力 |
| 地址： | 313100 浙江省湖州市长兴县经济技术开发*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种减少应力的芯片贴装工艺，包括以下步骤：步骤S1，通过表面贴装工艺将芯片贴装在基板表面，回流焊接使得芯片正面的各焊球与基板上的焊盘对应连接；所述芯片预设有阵列式小芯片单元；步骤S2，在芯片底部填充底填胶，通过芯片和基板的表面张力，吸收液态的底填胶进入芯片和基板之间的空隙，再使底填胶固化；步骤S3，从芯片背面进行分割，形成沟槽，将芯片分割成阵列式的小芯片单元；各小芯片单元通过基板上焊盘与布线实现阵列式的小芯片单元之间的互联。本发明通过将芯片设计成阵列式结构，芯片与基板焊接并分割成阵列式的小芯片单元，可以降低芯片贴装一致性难度，减少贴装成本，保持芯片总体面积基本不变。 | ||
| 搜索关键词： | 减少 应力 芯片 工艺 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江集迈科微电子有限公司，未经浙江集迈科微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110464976.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
