[发明专利]创建FPGA电路的时延表和获取时延的方法及设备在审
| 申请号： | 202110015087.X | 申请日： | 2021-01-06 |
| 公开（公告）号： | CN114722771A | 公开（公告）日： | 2022-07-08 |
| 发明（设计）人： | 王似飞;钱港;林智锋;徐烈伟;俞军 | 申请（专利权）人： | 上海复旦微电子集团股份有限公司 |
| 主分类号： | G06F30/394 | 分类号： | G06F30/394;G06F30/398 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 陆磊 |
| 地址： | 200433 上海市杨浦区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种创建FPGA电路的时延表的方法、获取时延的方法及设备，FPGA电路包括多个Slice，时延表包括内部时延表，该方法包括：确定从多个Slice中每个Slice内部的输入引脚到其输出引脚的若干线路；基于若干线路分别计算出从输入引脚到输出引脚的内部时延；将每个Slice的若干线路分别对应的输入引脚、输出引脚和这二个引脚之间相应的内部时延保存于内部时延表中。本发明实施例的技术方案可以使得总时延的估计较为准确，从而使得基于该估计所设计或者优化的FPGA电路能够满足时序约束。 | ||
| 搜索关键词： | 创建 fpga 电路 时延表 获取 方法 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海复旦微电子集团股份有限公司，未经上海复旦微电子集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110015087.X/，转载请声明来源钻瓜专利网。
- 上一篇：布局FPGA芯片内时钟线网的方法及设备
- 下一篇：半导体结构的形成方法
