[发明专利]通过减少双倍数据速率存储器训练实现片上系统的存储器上下文恢复及引导时间减少

摘要

用于通过减少双倍数据速率(DDR)存储器训练来减少片上系统(SOC)的引导时间以及用于存储器上下文恢复的方法。将动态随机存取存储器(DRAM)控制器和DDR物理接口(PHY)设置存储到非易失性存储器中，并将所述DRAM控制器和所述DDR PHY断电。在系统恢复时，基本输入/输出系统从非易失性存储器恢复所述DRAM控制器和所述DDR PHY设置，并最终确定所述DRAM控制器和所述DDR PHY设置，以便与所述SOC一起操作。通过减少DDR训练来减少所述SOC的所述引导时间包括将DRAM设置为自刷新模式，以及对自刷新状态机存储器操作(MOP)阵列进行编程以退出自刷新模式并针对目标功率管理状态更新任何DRAM装置状态。复位DRAM装置，并且所述自刷新状态机MOP阵列针对所述目标功率管理状态重新初始化所述DRAM装置状态。