[发明专利]有效地将神经网络映射到可编程逻辑设备的系统和方法在审
| 申请号： | 201980067387.3 | 申请日： | 2019-10-09 |
| 公开（公告）号： | CN112840328A | 公开（公告）日： | 2021-05-25 |
| 发明（设计）人： | 陈国洋;张伟丰 | 申请（专利权）人： | 阿里巴巴集团控股有限公司 |
| 主分类号： | G06F12/0802 | 分类号： | G06F12/0802 |
| 代理公司： | 北京清源汇知识产权代理事务所(特殊普通合伙) 11644 | 代理人： | 冯德魁;张艳梅 |
| 地址： | 英属开曼群岛大开*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了用于将神经网络有效地映射到可编程逻辑设备(PLD)的系统和方法。用于将神经网络映射到FPGA的方法可以包括：接收定义所述PLD架构的数据结构；接收定义所述神经网络架构的数据结构；将所述PLD架构划分为多个层，每层具有与第一片外缓冲器相邻的起始原语和与第二片外缓冲器相邻的结束原语；将所述神经网络架构映射到多层中的一层或多层上，以使数据传输大小至少局部最小化；调度所述被映射的神经网络架构以在所述多个层中的一层或多层上执行；基于被调度和映射的神经网络架构输出执行序列。 | ||
| 搜索关键词： | 有效地 神经网络 映射 可编程 逻辑 设备 系统 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿里巴巴集团控股有限公司，未经阿里巴巴集团控股有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201980067387.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于染色的过程记录载玻片及其使用方法
- 下一篇：包含泡沫促进硅酮的清洁组合物
- 同类专利
- 用于将门铃合并在请求消息中的技术-201780073461.3
- T.肯特基;B-Z.弗里曼;N.D.麦克唐奈;B.理查森 - 英特尔公司
- 2017-11-07 - 2023-09-05 - G06F12/0802
- 示例包括用于将门铃合并在请求消息中的技术。示例技术包括收集门铃以访问设备。所收集的被组合在高速缓存行结构中，并且所述高速缓存行结构在单个写操作中被写入到用于中央处理单元的高速缓存或缓冲器。
- 用来压缩密码元数据以用于存储器加密的技术-201680067566.3
- A.巴萨克;S.奇哈布拉;吴政柱;D.M.杜尔哈姆 - 英特尔公司
- 2016-11-17 - 2023-07-28 - G06F12/0802
- 示例包括用于处理包括在密码元数据中的计数器值的技术。在一些示例中，可以接收高速缓存线以填充包括在管芯上处理器存储器中的高速缓存。该高速缓存被布置成存储密码元数据。该高速缓存线包括由计数器生成的计数器值。该计数器值将充当用来将数据高速缓存线写至管芯外存储器的存储器位置的存储器加密方案的版本信息。在一些示例中，基于计数器值是否包括与给定模式相匹配的模式来压缩计数器值以及然后该压缩计数器值被存储至高速缓存。在一些示例中，压缩感知和最近使用（LRU）方案被用来确定是否从高速缓存逐出密码元数据。
- 使用压缩来增加存储器侧高速缓存的容量的方法和设备-201780053279.1
- A.R.阿拉梅尔迪恩;G.J.欣顿;B.范宁;J.J.格林斯基 - 英特尔公司
- 2017-08-24 - 2023-07-18 - G06F12/0802
- 本发明题为“使用压缩来增加存储器侧高速缓存的容量的方法和设备”。系统、设备以及方法可以提供标识第一块和第二块，其中第一块包括第一多个高速缓存行，第二块包括第二多个高速缓存行，并且第二块驻留于存储器侧高速缓存中。另外，可以将第一多个高速缓存行中的每个高速缓存行与第二多个高速缓存行中的对应的高速缓存行一起压缩，以获得包括第三多个高速缓存行的压缩的块。在一个示例中，如果压缩的块满足大小条件，则在存储器侧高速缓存中以压缩的块替换第二块。
- 使用空间服务质量(QoS)标记提供异质存储器系统的弹性管理-201780054540.X
- C·B·韦里利;C·A·瓦德斯伯格;N·瓦伊德亚纳坦;M·C·A·A·黑德斯;K·巴塔查里亚 - 高通股份有限公司
- 2017-08-25 - 2023-06-20 - G06F12/0802
- 本发明揭示使用在以处理器为基础的系统中的空间服务质量QoS标记提供异质存储器系统的弹性管理。在一方面中，以处理器为基础的系统的异质存储器系统包含第一存储器及第二存储器。所述异质存储器系统被分成多个存储器区，每个存储器区与QoS识别符QoSID相关联，所述QoS识别符可通过软件设定且更新。所述异质存储器系统的存储器控制器提供QoS策略表，所述QoS策略表用于将每个QoSID与QoS策略状态相关联，且所述QoS策略表也可经软件配置。在接收到包含存储器区的存储器地址的存储器访问请求之后，所述存储器控制器便识别与所述存储器地址相关联的可经软件配置的QoSID，且使用所述QoS策略表将所述QoSID与QoS策略状态相关联。所述存储器控制器接着应用所述QoS策略状态以执行存储器访问操作。
- 用于减少传输延迟的链路关联-202080100180.4
- 维尼特·马修·亚伯拉罕;杰弗里·D·张伯伦;刘彦呈;埃斯瓦拉穆尔蒂·纳鲁萨马;苏米亚·S·赫特姆帕蒂 - 英特尔公司
- 2020-12-11 - 2022-12-06 - G06F12/0802
- 本文所描述的示例涉及处理器电路系统，该处理器电路系统用于通过选择目标集群并且将请求发出到目标集群来向中央处理单元(CPU)集群发出缓存一致性消息，其中，目标集群包括该集群或者目标集群直接连接到该集群。在一些示例中，所选择的目标集群与最小数量的管芯边界遍历相关联。在一些示例中，处理器电路系统用于读取集群的地址范围以使用对包括本地集群和远程集群的存储器区域的单个范围检查来识别目标集群。在一些示例中，向集群发出缓存一致性消息是为了使缓存一致性消息遍历一个或多个管芯互连以到达目标集群。
- 实现用于存储写入高速缓存管理的硬件加速器-201680065411.6
- R.加尔布雷思;D.莫特尔;A.格哈德;J.爱德华兹;R.韦克沃斯;B.巴克;G.拉达克里什南 - 国际商业机器公司
- 2016-11-07 - 2022-07-29 - G06F12/0802
- 提供了用于实现增强存储适配器写入高速缓存管理的方法和控制器，以及主体控制器电路驻留在其上的设计结构。该控制器包括硬件写入高速缓存引擎，实现用于存储写入高速缓存管理的硬件加速。该控制器以最少的或不需要固件参与的方式管理写入高速缓存数据和元数据，大大提高了性能。
- 高速缓冲存储器大小改变-202080037627.8
- A·A·查查德;N·布霍里亚;D·M·汤普森;N·穆拉利达拉恩;P·M·希普尔霍伊泽尔;K·基尔克;T·D·安德森 - 德州仪器公司
- 2020-05-26 - 2021-12-28 - G06F12/0802
- 一种方法(1300)包含：由一级(L1)控制器确定改变L1主高速缓冲存储器的大小(1302)；由所述LI控制器为来自中央处理单元(CPU)内核的未决读取请求和未决写入请求提供服务(1304)；由所述L1控制器停止来自所述CPU内核的新读取请求和新写入请求(1306)；由所述L1控制器写回所述L1主高速缓冲存储器和使其失效(1308)。所述方法还包含：由二级(L2)控制器接收所述L1主高速缓冲存储器已失效的指示，且作为响应，刷新所述L2控制器的流水线(1310)；响应于所述流水线被刷新，由所述L2控制器停止从任何主装置接收的请求(1312)；由所述L2控制器重新初始化阴影LI主高速缓冲存储器(1314)。重新初始化包含清除所述阴影LI主高速缓冲存储器的先前内容和改变所述阴影L1主高速缓冲存储器的所述大小。
- 伪随机路选择-202080038124.2
- A·A·查查德;T·D·安德森;D·M·汤普森;N·布霍里亚;P·K·斯瓦米;N·穆拉利达拉恩 - 德州仪器公司
- 2020-05-25 - 2021-12-28 - G06F12/0802
- 一种方法(1100)包含接收在N路组关联高速缓存中分配线的第一请求(1102)，及响应于路的高速缓存一致性状态指示存储在所述路中的高速缓存线无效，针对所述第一请求分配所述路(1104)。所述方法还包含响应于所述组中没有路具有指示存储在所述路中的所述高速缓存线无效的高速缓存一致性状态，随机选择所述组中的所述路中的一者(1106)。所述方法还包含响应于所述选定路的高速缓存一致性状态指示另一请求未针对所述选定路待决，针对所述第一请求分配所述选定路(1108)。
- 用于存储数据的区域的缓存-201980081940.9
- 加布里埃尔·H·罗 - 超威半导体公司
- 2019-12-09 - 2021-07-23 - G06F12/0802
- 公开了用于高效地执行计算系统中的存储器存取的系统、设备和方法。计算系统包括一个或多个客户端、通信构造和使用低等待时间、高带宽存储器实施的末级缓存。用于所述末级缓存的缓存控制器确定与系统存储器的第一区域相对应的地址范围，所述第一区域具有存储在所述末级缓存的第二区域中的数据的副本。当所述缓存控制器确定存储器存取请求的请求地址不在所述地址范围内时，所述缓存控制器向系统存储器发送选定的存储器存取请求。当所述缓存控制器确定所述请求地址在所述地址范围内时，所述缓存控制器通过从所述末级缓存存取数据来服务所述选定的存储器请求。
- 用于数据高速缓存的方法和设备-201780026279.2
- 梶谷和彦 - 美光科技公司
- 2017-04-25 - 2021-05-28 - G06F12/0802
- 本申请案涉及于数据高速缓存。描述用于操作存储器装置的方法、系统及装置。一种方法包含：在执行存储器单元的第一读取后即刻将所述存储器单元的数据高速缓存于行缓冲器的感测放大器处；确定在执行所述存储器单元的所述第一读取之后执行所述存储器单元的至少第二读取；及针对所述存储器单元的至少所述第二读取从所述感测放大器读取所述存储器单元的所述数据。
- 有效地将神经网络映射到可编程逻辑设备的系统和方法-201980067387.3
- 陈国洋;张伟丰 - 阿里巴巴集团控股有限公司
- 2019-10-09 - 2021-05-25 - G06F12/0802
- 提供了用于将神经网络有效地映射到可编程逻辑设备(PLD)的系统和方法。用于将神经网络映射到FPGA的方法可以包括：接收定义所述PLD架构的数据结构；接收定义所述神经网络架构的数据结构；将所述PLD架构划分为多个层，每层具有与第一片外缓冲器相邻的起始原语和与第二片外缓冲器相邻的结束原语；将所述神经网络架构映射到多层中的一层或多层上，以使数据传输大小至少局部最小化；调度所述被映射的神经网络架构以在所述多个层中的一层或多层上执行；基于被调度和映射的神经网络架构输出执行序列。
- 智能编码存储器系统的动态编码算法-201680041920.5
- 栾昊;艾伦·葛加理;史利南·维什瓦纳特;卡森·洪格尔;哈迪克·简 - 华为技术有限公司
- 2016-07-28 - 2020-12-25 - G06F12/0802
- 描述了用于存储器区域的动态编码的系统和技术。所描述的技术包括监测对一组存储器区域的访问，每个区域包括一组数据库的两个或多个部分；基于对该组存储器区域中的一个区域的访问是否超出阈值来检测高访问存储器区域；生成与所述高访问存储器区域对应的编码区域的编码值，所述高访问存储器区域包括分布在该组库中的数据值；以及将所述编码区域的编码值存储到编码库中。
- 具有不同高速缓存结构和支持对不同高速缓存结构的并发查找的存储器控制器的多级系统存储器-201780073872.2
- I.戴曼德;Z.格林菲尔德;J.Y.曼德尔布拉特;A.鲁宾斯坦 - 英特尔公司
- 2017-11-13 - 2019-07-05 - G06F12/0802
- 描述一种设备。该设备包括通过接口连接到具有第一和第二不同高速缓存结构的多级系统存储器的存储器控制器。存储器控制器具有通过对于由读取请求所针对的高速缓存行在第一和第二不同高速缓存结构中并发执行查找而服务于读取请求的电路。
- 用于中介传递和共享存储器页合并的装置和方法-201680088783.0
- 董耀祖 - 英特尔公司
- 2016-09-26 - 2019-04-16 - G06F12/0802
- 描述了一种用于中介传递和共享存储器页合并的装置和方法。例如，一种方法的一个实施例包括：生成客户机存储器页组中的每一个客户机存储器页的页标识符(PI)，其中，相等的PI指示相应存储器页相同；在检测到第一客户机存储器页和第二客户机存储器页具有相等的PI时，将所述第一客户机存储器页和所述第二客户机存储器页合并成单个存储器页；检测所述第一客户机存储器页将用于直接存储器访问(DMA)操作；以及响应性地拆分所述第一客户机存储器页和所述第二客户机存储器页。
- 用于在高速缓存条目处标识存储器访问请求的待决的系统和方法-201780043868.1
- 保罗·詹姆斯·莫耶 - 超威半导体公司
- 2017-07-13 - 2019-03-15 - G06F12/0802
- 一种处理系统[100]在高速缓存条目处指示对数据的存储器访问请求[102]的待决，所述高速缓存条目响应于所述存储器访问请求而被指派来存储所述数据。在执行指令时，处理器向最靠近所述处理器的高速缓存[140]发出对数据的请求。响应于高速缓存未命中，高速缓存控制器标识所述高速缓存的用于响应于所述存储器访问请求而存储所述数据的条目[245]，并且在所述标识的高速缓存条目处存储所述存储器访问请求待决的指示[147]。如果当所述存储器访问请求在存储器层次结构的较高级别处待决时，所述高速缓存控制器接收到对所述数据的后续存储器访问请求，则所述高速缓存控制器基于存储在所述条目处的指示符标识出所述存储器访问请求是待决的。
- 专利分类
