[实用新型]乘法器有效
| 申请号： | 201921433507.0 | 申请日： | 2019-08-30 |
| 公开（公告）号： | CN210006031U | 公开（公告）日： | 2020-01-31 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 上海寒武纪信息科技有限公司 |
| 主分类号： | G06F7/53 | 分类号： | G06F7/53;G06F7/533;G06F7/48;G06N3/063 |
| 代理公司： | 11606 北京华进京联知识产权代理有限公司 | 代理人： | 孙岩 |
| 地址： | 200120 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种乘法器，所述乘法器包括：修正正则有符号数编码电路和修正压缩电路，所述修正正则有符号数编码电路的输出端与所述修正压缩电路的输入端连接，该乘法器能够通过修正正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。 | ||
| 搜索关键词： | 乘法器 符号数 修正 编码电路 压缩电路 输入端连接 乘法运算 输出端 申请 | ||
【主权项】：
1.一种乘法器，其特征在于，所述乘法器包括：修正正则有符号数编码电路和修正压缩电路，所述修正正则有符号数编码电路的输出端与所述修正压缩电路的输入端连接；其中，所述修正正则有符号数编码电路中包括第一输入端，用于接收功能选择模式信号；所述修正压缩电路中包括第一输入端，用于接收所述功能选择模式信号；所述功能选择模式信号用于确定所述乘法器可处理的数据位宽；/n所述修正正则有符号数编码电路包括编码处理支路以及部分积获取支路，所述编码处理支路用于对接收到的数据进行正则有符号数编码处理，得到目标编码，所述部分积获取支路用于根据所述目标编码得到符号位扩展后的部分积，并根据所述符号位扩展后的部分积得到目标编码的部分积，所述修正压缩电路用于对所述目标编码的部分积进行累加处理，得到目标运算结果。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海寒武纪信息科技有限公司，未经上海寒武纪信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201921433507.0/，转载请声明来源钻瓜专利网。
- 上一篇：数据处理器
- 下一篇：乘法器、机器学习运算装置及组合处理装置
- 同类专利
- 乘法器-201921433507.0
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2020-01-31 - G06F7/53
- 本申请提供一种乘法器，所述乘法器包括：修正正则有符号数编码电路和修正压缩电路，所述修正正则有符号数编码电路的输出端与所述修正压缩电路的输入端连接，该乘法器能够通过修正正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 向量与矩阵的FPGA并行快速乘法器模块及其计算方法-201910590888.1
- 杨旭辉;徐武德;马芳兰;祁昌禹;张红霞;马宏伟;杨国辉;巩学芳;郑礴;韩根亮 - 甘肃省科学院传感技术研究所
- 2019-07-02 - 2020-01-17 - G06F7/53
- 提供一种向量与矩阵的FPGA并行快速乘法器，消除了现有方法计算时需要重复寻址的问题，有效减少了访存次数和访存时间，提高了计算速度，实现了向量与矩阵的并行乘法运算，并提供该向量与矩阵乘法器的实现方法。本发明的技术方案：结构如下：该结构由n+1个FIFO队列结构存储器、n个乘法器、n个累加器、n个缓存器和n个控制器组成。每个存储器均有1个输入端口，1个输出端口；每个乘法器均有2个输入端口，1个输出端口；每个累加器均有2个输入端口，1个输出端口；每个缓存器均有1个输入端口，1个输出端口；每个控制器均有1个输入端口，2个输出端口。
- 可编程的混合精度运算单元-201811514918.2
- 刘彦;赵立东 - 上海燧原科技有限公司
- 2018-12-12 - 2020-01-14 - G06F7/53
- 本申请提供了一种可编程的混合精度运算单元，能够支持多种精度的浮点或定点乘和/或加运算，既可以实现多路并发的低精度运算，又可以整体实现一个高精度的运算，因此，具有较高能效比。
- 乘法器-201921433513.6
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2020-01-03 - G06F7/53
- 本申请提供一种乘法器，该乘法器包括：乘法运算电路、寄存控制电路、寄存器电路、状态控制电路及选择电路；乘法运算电路包括正则有符号数编码子电路及累加子电路，正则有符号数编码子电路的输出端与累加子电路的输入端连接，累加子电路的输出端与寄存控制电路的第一输入端连接，寄存控制电路的输出端与寄存器电路的输入端连接，寄存器电路的输出端与选择电路的第一输入端连接，状态控制电路的第一输出端与寄存控制电路的第二输入端连接，状态控制电路的第二输出端与选择电路的第二输入端连接，该乘法器能够对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，降低了乘法器实现乘法运算的复杂性。
- 乘法器-201921433536.7
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-12-31 - G06F7/53
- 本申请提供一种乘法器，所述乘法器包括：判断电路，数据扩展电路、正则有符号数编码电路以及压缩电路，判断电路的输出端与数据扩展电路的输入端连接，判断电路的输出端与正则有符号数编码电路的第一输入端连接，数据扩展电路的输出端与正则有符号数编码电路的第二输入端连接，正则有符号数编码电路的输出端与压缩电路的输入端连接，该乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 有限域大整数乘法器及基于SSA算法的大整数乘法的实现方法-201910502766.2
- 谢星;孙玲;孙海燕;杨玲玲 - 南通大学
- 2019-06-11 - 2019-12-06 - G06F7/53
- 本发明公开一种有限域大整数乘法器，大数乘法器为基于SSA算法的768K‑bit大整数乘法器，其包括：用于接收第一输入数据的第一输入端；用于接收第二输入数据的第二输入端；输出端；第一有限域处理模块和第二有限域处理模块，用于对接收到的输入数据进行NTT变换处理；控制模块，用于对第一输入数据和第二输入数据进行排序处理，并将排序后的第一输入数据输出至第一有限域处理模块。进位处理模块，用于对经过NTT逆变换处理的数据进行进位处理，生成最终计算结果通过所述输出端输出。本发明还提供了基于SSA算法进行大数乘法的实现方法，根据本发明公开的乘法器和方法，可以在公钥加密方案中得到广泛应用。
- 乘法器、数据处理方法、芯片及电子设备-201910817905.0
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-11-29 - G06F7/53
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：正则有符号数编码电路，部分积获取电路和修正累加电路；其中，所述正则有符号数编码电路的输出端与所述部分积获取电路输入端连接，所述部分积获取电路的输出端与所述修正累加电路的输入端连接，该乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 乘法器、数据处理方法、芯片及电子设备-201910817971.8
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-11-29 - G06F7/53
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：改进正则有符号数编码电路、改进华莱士树组电路以及累加电路，所述改进正则有符号数编码电路的输出端与所述改进华莱士树组电路的输入端连接，所述改进华莱士树组电路的输出端与所述累加电路的输入端连接，该乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 乘法器、数据处理方法、芯片及电子设备-201910818989.X
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-11-29 - G06F7/53
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，所述乘法器包括：正则有符号数编码电路，修正部分积获取电路，修正华莱士树组电路和累加电路，所述正则有符号数编码电路的输出端与所述修正部分积获取电路的输入端连接，所述修正部分积获取电路的输出端与所述修正华莱士树组电路的输入端连接，所述修正华莱士树组电路的输出端与所述累加电路的输入端连接，上述乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，从而降低了乘法器实现乘法运算的复杂性。
- 乘法器、数据处理方法、芯片及电子设备-201910819020.4
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2019-08-30 - 2019-11-29 - G06F7/53
- 本申请提供一种乘法器、数据处理方法、芯片及电子设备，该乘法器包括：乘法运算电路、寄存控制电路、寄存器电路、状态控制电路及选择电路；乘法运算电路包括正则有符号数编码子电路及累加子电路，正则有符号数编码子电路的输出端与累加子电路的输入端连接，累加子电路的输出端与寄存控制电路的第一输入端连接，寄存控制电路的输出端与寄存器电路的输入端连接，寄存器电路的输出端与选择电路的第一输入端连接，状态控制电路的第一输出端与寄存控制电路的第二输入端连接，状态控制电路的第二输出端与选择电路的第二输入端连接，该乘法器能够对接收到的数据进行正则有符号数编码，得到的有效部分积的数目较少，降低了乘法器实现乘法运算的复杂性。
- 专利分类
