[发明专利]一种基于AXI4总线的FPGA与DDR高速数据包传输系统及方法有效
| 申请号： | 201911266920.7 | 申请日： | 2019-12-11 |
| 公开（公告）号： | CN112948295B | 公开（公告）日： | 2023-07-14 |
| 发明（设计）人： | 郭志川;黄逍颖;宋曼谷 | 申请（专利权）人： | 中国科学院声学研究所;中科海网（苏州）网络科技有限公司 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20;G06F13/28 |
| 代理公司： | 北京方安思达知识产权代理有限公司 11472 | 代理人： | 陈琳琳;杨青 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于AXI4总线的FPGA与DDR高速数据包传输系统及方法。所述系统通过FPGA实现，包括解析模块、FIFO、填充触发模块、数据填充模块、数据控制模块、AXI4接口模块和DDR；解析模块，用于对光口收到的以太网数据包进行协议解析，按照顺序写入FIFO；FIFO，用于对其写入的数据进行跨时钟域转换和数据结构转换；填充触发模块，用于在检测到触发条件满足时，设置填充使能信号为1；数据填充模块，用于在检测到填充使能信号为1时，将FIFO中的数据量补为64B的整数倍；数据控制模块，用于根据FIFO中的数据大小，调整突发长度，触发一次AXI4数据突发读取；AXI4接口模块,用于通过AXI4突发模式将FIFO的数据高速传输至DDR；DDR通过DMA将数据大块传输到服务器。 | ||
| 搜索关键词： | 一种 基于 axi4 总线 fpga ddr 高速 数据包 传输 系统 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院声学研究所;中科海网（苏州）网络科技有限公司，未经中国科学院声学研究所;中科海网（苏州）网络科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911266920.7/，转载请声明来源钻瓜专利网。
