[发明专利]64进制LDPC的码字校验方法及系统有效
| 申请号： | 201911046556.3 | 申请日： | 2019-10-30 |
| 公开（公告）号： | CN110768679B | 公开（公告）日： | 2023-08-22 |
| 发明（设计）人： | 魏世朋 | 申请（专利权）人： | 湖南国科微电子股份有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 逯长明;许伟群 |
| 地址： | 410131 湖南省长*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种64进制LDPC的码字校验方法，所述方法包括：分别存储校验矩阵非零元素的位置与值；根据校验矩阵非零元素的位置获取非零元素对应的码字判决值；根据码字判决值与非零元素的值计算得到校验结果；判断校验结果是否均为0；若校验结果均为0，则代表校验成功；若校验结果不均为0，则代表校验失败。本申请提供的64进制LDPC的码字校验方法将64进制校验矩阵的非零元素的位置和值分开独立存储，用非零元素的计算来代表所有元素的计算，且每次校验只针对校验矩阵的一行来进行校验，大大减少了运算量、降低了运算复杂度、耗费了较少逻辑资源，实现了64进制LDPC的码字校验。 | ||
| 搜索关键词： | 64 进制 ldpc 码字 校验 方法 系统 | ||
【主权项】：
1.一种64进制LDPC的码字校验方法，其特征在于，所述方法包括：/n分别存储校验矩阵非零元素的位置与值；/n根据所述校验矩阵非零元素的位置获取所述非零元素对应的码字判决值；/n根据所述码字判决值与所述非零元素的值计算得到每行的校验结果；/n判断所述校验结果是否均为0；/n若所述校验结果均为0，则代表校验成功；/n若所述校验结果不均为0，则代表校验失败。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖南国科微电子股份有限公司，未经湖南国科微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911046556.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
