[发明专利]64进制LDPC的码字校验方法及系统

说明书

本申请公开了一种64进制LDPC的码字校验方法，所述方法包括：分别存储校验矩阵非零元素的位置与值；根据校验矩阵非零元素的位置获取非零元素对应的码字判决值；根据码字判决值与非零元素的值计算得到校验结果；判断校验结果是否均为0；若校验结果均为0，则代表校验成功；若校验结果不均为0，则代表校验失败。本申请提供的64进制LDPC的码字校验方法将64进制校验矩阵的非零元素的位置和值分开独立存储，用非零元素的计算来代表所有元素的计算，且每次校验只针对校验矩阵的一行来进行校验，大大减少了运算量、降低了运算复杂度、耗费了较少逻辑资源，实现了64进制LDPC的码字校验。

技术领域

本申请涉及电子电路及半导体技术领域，尤其涉及一种64进制LDPC的码字校验方法及系统。

背景技术

信道编码技术是移动通信系统不可或缺的一项关键技术，而信道编码技术中的LDPC(Low Density Parity Check，低密度奇偶校验)码则被普遍认为是一种性能优越的信道编码方法，它以逼近香农极限的性能引起了广泛的关注，并且在第四代移动通信系统的研究中得到了应用。

LDPC码是一种比较特殊的线性分组码，特殊性就在于它的奇偶校验矩阵中1的数目远远小于0的数目，称为稀疏型，也称为低密度,采用迭代的译码算法使得LDPC码可以接近香农极限的性能。在LDPC的迭代译码过程中，如果在每次迭代后可对译码结果进行校验，校验成功则可提前结束迭代过程。一般采用公式cH^T＝0来确定判决结果是否为一个合法码字，其中，c为判决后的码字，H为校验矩阵，H^T为校验矩阵的转置。

多进制LDPC相比于二进制LDPC具有诸多优势，如纠错能力更优，抗突发错误能力强和传输效率高等。但是，在硬件电路实现过程中，现有的校验方法基本上都是针对二进制LDPC的，并未有针对64进制LDPC的码字校验方法。利用二进制LDPC的码字校验方法进行64进制LDPC码字校验时，码字校验运算量大，因而现有的校验方法并不适合64进制LDPC的码字校验。

发明内容

本申请提供了一种64进制LDPC的码字校验方法及系统，以解决目前64进制LDPC码字校验计算量大的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

第一方面，本申请实施例公开了一种64进制LDPC的码字校验方法，所述方法包括：

分别存储校验矩阵非零元素的位置与值；

根据所述校验矩阵非零元素的位置获取所述非零元素对应的码字判决值；

根据所述码字判决值与所述非零元素的值计算得到每行的校验结果；

判断所述校验结果是否均为0；

若所述校验结果均为0，则代表校验成功；

若所述校验结果不均为0，则代表校验失败。

可选的，分别存储校验矩阵非零元素的位置与值，包括：

分别获取所述校验矩阵M*N的非零元素的位置与值，其中，M为校验矩阵的行数，N为校验矩阵的列数；

将M行非零元素的位置依次存储至第一存储模块M*n；

将M行非零元素的值依次存储至第二存储模块M*n，其中，n为所述校验矩阵每行非零元素的数量。

可选的，根据所述校验矩阵非零元素的位置获取所述非零元素对应的码字判决值，包括：

分别读取所述第一存储模块与第二存储模块第i行的值，其中，1≤i≤M；

获取所述第一存储模块第i行的值对应的对数似然比；

根据所述对数似然比得到码字判决值。