[发明专利]通信单元、集成电路和用于时钟分布与同步的方法在审
| 申请号： | 201910596674.5 | 申请日： | 2019-07-02 |
| 公开（公告）号： | CN110677233A | 公开（公告）日： | 2020-01-10 |
| 发明（设计）人： | 克里斯蒂安·帕瓦奥莫雷拉;比拉玛·贡巴拉;简-斯特凡·维吉耶;马蒂·布沙耶 | 申请（专利权）人： | 恩智浦美国有限公司 |
| 主分类号： | H04L7/033 | 分类号： | H04L7/033;H04L7/02 |
| 代理公司： | 11021 中科专利商标代理有限责任公司 | 代理人： | 杨姗 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述一种通信单元(400，500)，其包括多个级联装置，所述级联装置包括以主从布置配置且被配置成处理发射信号和接收信号中的至少一个的至少一个主装置和至少一个从属装置。至少一个主装置和至少一个从属装置中的所述至少一个包括解调器电路(564，565)，其被配置成：接收嵌入的经调制主从时钟信号(584)，所述嵌入的经调制主从时钟信号(584)包括具有嵌入的帧起始信号(580)的系统时钟信号(582)；解调所述嵌入的经调制主从时钟信号(584)；且由此重新形成所述系统时钟信号(588，585)和所述帧起始信号(590，586)。 | ||
| 搜索关键词： | 嵌入的 主从时钟 调制 系统时钟信号 帧起始信号 从属装置 级联装置 主装置 配置 解调器电路 发射信号 通信单元 解调 主从 | ||
【主权项】：
1.一种通信单元(400，500)，其特征在于，包括：/n多个级联装置，其包括以主从布置配置且被配置成处理发射信号和接收信号中的至少一个的至少一个主装置和至少一个从属装置；/n其中所述通信单元(400，500)被表征为：/n所述至少一个主装置和至少一个从属装置中的至少一个包括解调器电路(564，565)，其被配置成：/n接收嵌入的经调制主从时钟信号(584)，所述嵌入的经调制主从时钟信号(584)包括具有嵌入的帧起始信号(580)的系统时钟信号(582)；/n解调所述嵌入的经调制主从时钟信号(584)；且/n由此重新形成所述系统时钟信号(588，585)和所述帧起始信号(590，586)。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司，未经恩智浦美国有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910596674.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 时钟恢复装置-201480084399.4
- 万文通 - 华为技术有限公司
- 2014-12-30 - 2020-02-14 - H04L7/033
- 一种时钟恢复装置，包括：模拟数字转换器ADC(21)、数据缓存器(22)、数字间插器(23)、时钟相位误差估计器(24)、滤波器(20)和数字控制器(25)；其中，所述ADC(21)的输出端分别与所述数据缓存器(22)的输入端和所述时钟相位误差估计器(24)的第一输入端(26)连接；所述数据缓存器(22)的输出端与所述数字间插器(23)的第一输入端(28)连接；所述数字间插器(23)的输出端与所述时钟相位误差估计器(24)的第二输入端(27)连接；所述时钟相位误差估计器(24)的输出端与所述数字控制器(25)的输入端连接；所述数字控制器(25)的输出端与所述数字间插器(23)的第二输入端(29)连接，简化了电路设计的复杂度，有利于硬件电路的实现。
- 通信单元、集成电路和用于时钟和数据同步的方法-201910593225.5
- 奥利维耶·多阿尔;迪迪埃·萨莱;克里斯蒂安·帕瓦奥莫雷拉;朱利恩·奥兰多;简-斯特凡·维吉耶;安德烈斯·巴里拉多·冈萨雷斯 - 恩智浦美国有限公司
- 2019-07-02 - 2020-01-31 - H04L7/033
- 一种通信单元(900)包括多个级联装置，其包括以主从布置配置的至少一个主装置(910)和至少一个从属装置(920，923)。所述至少一个主装置(910)和至少一个从属装置(920，923)各自包括：解调器电路(964，965)，其被配置成接收所分布的参考时钟信号(984)且由所述参考时钟信号(984)重新形成系统时钟信号(988，990)；时钟产生电路，其包括被配置成接收所述重新形成的系统时钟信号(988，990)以形成主从时钟信号的在内部产生的参考锁相环路；和模/数转换器ADC(941，942)，其联接到所述参考锁相环路且被配置成使用同一主从时钟信号(988，990)对准所述至少一个主装置(910)和至少一个从属装置(920，923)的每个ADC(941，942)之间的相应取样时刻。
- 通信单元、集成电路和用于时钟分布与同步的方法-201910593428.4
- 简-斯特凡·维吉耶;克里斯蒂安·帕瓦奥莫雷拉;马蒂·布沙耶 - 恩智浦美国有限公司
- 2019-07-02 - 2020-01-10 - H04L7/033
- 描述一种通信单元(400，500)，其包括多个级联装置，所述级联装置包括以主从布置配置且被配置成处理发射信号和接收信号中的至少一个的至少一个主装置和至少一个从属装置。所述至少一个主装置包括：时钟产生电路，其被配置成输出系统时钟信号；调制器电路(562)，其联接到所述时钟产生电路且被配置成接收所述系统时钟信号和帧起始信号且将所述帧起始信号嵌入到所述系统时钟信号中以产生嵌入的经调制主从时钟信号(584)；且将所述嵌入的经调制主从时钟信号(584)发射到所述至少一个从属装置以在所述至少一个主装置(510)与至少一个从属装置(520)之间使所述系统时钟信号和所述帧起始信号同步。
- 通信单元、集成电路和用于时钟分布与同步的方法-201910596674.5
- 克里斯蒂安·帕瓦奥莫雷拉;比拉玛·贡巴拉;简-斯特凡·维吉耶;马蒂·布沙耶 - 恩智浦美国有限公司
- 2019-07-02 - 2020-01-10 - H04L7/033
- 描述一种通信单元(400，500)，其包括多个级联装置，所述级联装置包括以主从布置配置且被配置成处理发射信号和接收信号中的至少一个的至少一个主装置和至少一个从属装置。至少一个主装置和至少一个从属装置中的所述至少一个包括解调器电路(564，565)，其被配置成：接收嵌入的经调制主从时钟信号(584)，所述嵌入的经调制主从时钟信号(584)包括具有嵌入的帧起始信号(580)的系统时钟信号(582)；解调所述嵌入的经调制主从时钟信号(584)；且由此重新形成所述系统时钟信号(588，585)和所述帧起始信号(590，586)。
- 相位恢复优化装置与相位恢复优化方法-201810670181.7
- 卓庭楠;郑凯文;童泰来 - 晨星半导体股份有限公司
- 2018-06-26 - 2020-01-03 - H04L7/033
- 一种相位恢复优化装置，适用于一相位恢复电路中的一锁相回路，其中该锁相回路包含一回路滤波器、一振荡器与一相位估测器，其中该相位恢复优化装置包含一相位旋转器，根据分别自该相位估测器与该振荡器所接收的一估计相位与一补偿相位产生一补偿后相位；一变异数计算单元，根据该补偿后相位计算一补偿后相位变异数；以及一增益系数优化单元，根据该补偿后相位变异数调整该回路滤波器的增益系数。
- 用于CDR的二进制码相位插值电路-201710338567.3
- 赵玉月;杨煜;沈广振 - 无锡中微亿芯有限公司
- 2017-05-12 - 2019-12-20 - H04L7/033
- 本发明涉及一种用于CDR的二进制码相位插值电路，其包括译码电路，所述译码电路的输出端与相位选择电路以及相位加权电路连接，相位选择电路的输出端与相位加权电路连接；译码电路接收相位控制总线信号，并根据相位控制总线信号同步输出所需的相位选择信号以及相位加权信号，相位选择电路根据译码电路输出的相位选择信号选择输出所需的差分时钟，相位加权电路根据译码电路输出的相位加权信号以及相位选择电路输出的差分时钟输出所需相位的时钟。本发明能有效解决内插权重电流由于开关时序失配引起的竞争冒险和开关电流毛刺，能降低电路的复杂度，适应范围广，安全可靠。
- 一种时钟数据恢复系统-201710146950.9
- 吴启明;王添平;林晓志;周垣 - 广东高云半导体科技股份有限公司
- 2017-03-13 - 2019-12-13 - H04L7/033
- 本发明提供一种时钟数据恢复系统，该系统包括锁相环和若干路数据通道，每一路数据通道包括顺次连接的差分信号接收端口、均衡器、解串器，沿检测模块、准线性相位检测器、积分器；锁相环与每一路数据通道的差分信号接收端口连接；每一路数据通道还包括多路器、存储器FIFO、相位插值器和相位插值控制器，多路器的输入端与解串器的输出端和积分器的输出端连接，积分器的输出还反馈回准线性相位检测器，存储器FIFO的输出端与相位插值控制器，相位插值器的输入端还分别与相位插值控制器和锁相环连接，相位插值器的输出端与解串器连接；每一路数据通道内的差分信号接收端口的输出端还连接有匹配阻抗。
- 有线遥测数字地震仪测线数字通信的去抖动技术-201810520887.5
- 郭建;宋祈真;王剑;宋志翔 - 南京相同轴网络科技有限公司
- 2018-05-22 - 2019-11-29 - H04L7/033
- 本发明涉及数字地震仪中测线数字通信的可靠性技术。数字地震仪的地震测线中串联有几千个采集站。为确保每个采集站AD转换的采样率一致，采集站中不设本地时钟，只用交叉站中的一个精密晶体振荡器作为整条测线的时钟源。采集站从交叉站命令中提取时钟用作本站的时钟源，但串联的采集站超过一定数量时就会出现误码，串联数量更多时会导致通信完全崩溃。分析通信失败的原因是测线数字传输的信号抖动累积造成的，如何消除数字信号传输中的抖动是有线数字地震仪开发研制中的最大难题。本发明提出的晶体滤波器方案和双锁相环方案配合使用可以有效地消除测线中数字信号的累积抖动，确保地震测线上串联的几千个采集站之间实现可靠的数字通信。
- 专利分类
