[发明专利]从属装置、主装置以及层叠装置有效

专利信息
申请号: 200510078852.3 申请日: 2005-06-23
公开(公告)号: CN1713381A 公开(公告)日: 2005-12-28
发明(设计)人: 中山武司;高桥英治;齐藤义行;石丸幸宏;岩城秀树 申请(专利权)人: 松下电器产业株式会社
主分类号: H01L25/00 分类号: H01L25/00;H01L21/00
代理公司: 中科专利商标代理有限责任公司 代理人: 汪惠民
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种端子配置相同的多个从属装置以及主装置层叠而成的层叠装置。这里,主装置具有向相邻的从属装置的端子输入识别命令的命令发送机构。另外,从属装置具有将相邻的从属装置及自装置的至少1个端子之间连接起来的贯通布线、接收识别命令的命令接收机构,以及根据识别命令,设定自装置的识别ID的识别ID设定机构。连接相邻从属装置之间的端子位置在从属装置中各不相同,各个从属装置的命令接收机构,接收通过从在各个上述从属装置中连接位置不同的贯通布线中通过,而在各个从属装置中变化为不同值的识别命令。因此,本发明的目的在于提供一种能够识别出所层叠的多个装置,容易地制造层叠装置的技术。
搜索关键词: 从属 装置 以及 层叠
【主权项】:
1.一种层叠装置,是层叠有端子配置相同的多个从属装置以及主装置的层叠装置,其特征在于:所述主装置具有:命令发送机构,其向相邻的从属装置的端子输入识别命令;识别ID接收机构,其从各个从属装置,接收对应于所述识别命令所设定的各个从属装置的识别ID;以及对应存储机构,其将各个从属装置和各个识别ID对应存储起来,所述从属装置具有:贯通布线,其将相邻的从属装置及自装置的至少1个端子之间连接起来;命令接收机构,其接收所述识别命令;以及识别ID设定机构,其根据所述识别命令,设定自装置的识别ID,连接所述相邻从属装置之间的端子的位置,在从属装置中各不相同,各个从属装置的所述命令接收机构,接收通过从在各个所述从属装置中连接位置不同的贯通布线中通过,而在各个从属装置中变化为不同值的识别命令。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510078852.3/,转载请声明来源钻瓜专利网。

同类专利
  • 一种双层式的陶瓷外壳封装体-202321087784.7
  • 林智杰;廖伍金;陈程;吴鸿彬 - 福建闽航电子有限公司
  • 2023-05-08 - 2023-10-20 - H01L25/00
  • 本实用新型提供了一种双层式的陶瓷外壳封装体,包括陶瓷外壳本体以及盖板,所述陶瓷外壳本体内设有多个芯片引脚,所述陶瓷外壳本体上设有开口,所述盖板连接至所述开口,还包括电路层,所述电路层包括至少一个导电通孔,所述导电通孔与所述芯片引脚连接;所述电路层中设有预设的导电线路,所述电路层上设有预设的元器件,所述元器件通过所述导电线路与所述芯片引脚连接;所述电路层设于所述陶瓷外壳本体内;充分利用了陶瓷外壳封装体的内部空间以及引脚,进一步地使得外部电路精简化。
  • 半导体装置-202280014807.3
  • 有村昌彦;柳岛大辉 - 罗姆股份有限公司
  • 2022-02-17 - 2023-10-17 - H01L25/00
  • 半导体装置具有:相互绝缘的高压裸片焊盘和低压裸片焊盘、安装在高压裸片焊盘的电阻元件、以及安装在低压裸片焊盘的半导体元件。电阻元件具有:安装于高压裸片焊盘的基板、形成于基板上的绝缘层、以及形成于绝缘层上的薄膜电阻层。
  • 一种L型芯片模组及其制作方法-202310845978.7
  • 蔡昕宏;魏信兴;黄树宏;谢宗翰;张竞扬 - 无锡摩尔精英微电子技术有限公司
  • 2023-07-10 - 2023-09-15 - H01L25/00
  • 本发明提供了一种L型芯片模组及其制作方法,所述制作方法包括制作芯片单元A,将所述芯片单元A旋转90度,进行包装;制作芯片单元B,进行包装;提供主板,所述芯片单元A垂直贴装于所述主板的第一表面,将所述芯片单元B水平贴装于所述主板的第一表面;对所述主板的第一表面注塑,形成外塑封层,覆盖所述芯片单元A和芯片单元B。通过上述制作方法制作的L型芯片模组,相对于现有技术通过将FPC主板弯折形成主板,避免了主板由于弯折导致的电路不良甚至撕裂的问题。
  • 半导体装置及半导体装置的制造方法-202210937852.8
  • 板仓悟 - 铠侠股份有限公司
  • 2022-08-05 - 2023-08-29 - H01L25/00
  • 本发明提供一种能够提高半导体装置的良率的半导体装置及半导体装置的制造方法。实施方式的半导体装置具备:配线衬底;第1半导体芯片,设置在所述配线衬底的面上;树脂膜,覆盖所述第1半导体芯片;及第2半导体芯片,芯片面积比所述第1半导体芯片大,贴附在所述树脂膜的上表面而安装在所述配线衬底;在从所述第1及第2半导体芯片的积层方向观察时,所述树脂膜整体处于所述第2半导体芯片的底面的内侧区域内。
  • 封装结构及其制造方法-202310499105.5
  • 唐燕菲 - 长鑫存储技术有限公司
  • 2023-05-04 - 2023-08-11 - H01L25/00
  • 本公开实施例涉及半导体领域,提供一种封装结构及其制造方法,封装结构包括:基底;第一芯片,位于基底上方,第一芯片上具有第一焊盘和第二焊盘,其中,第一焊盘位于第一芯片的边缘;第一导线,第一导线一端与基底电连接,另一端与第一焊盘电连接;第二芯片,第二芯片位于第一芯片上方,第二芯片上具有第三焊盘以及贯穿第二芯片的导电结构导电结构的一端与第三焊盘电连接,第三焊盘与第二焊盘正对且电连接;第三芯片,第三芯片位于第二芯片上方,第三芯片上具有第四焊盘,且第四焊盘与导电结构电连接。至少能够在不增大封装结构尺寸的同时,既降低封装结构的成本,又提高封装结构的性能。
  • 高频模块以及通信装置-202180081993.8
  • 竹松佑二;深泽美纪子;吉见俊二 - 株式会社村田制作所
  • 2021-10-04 - 2023-08-11 - H01L25/00
  • 高频模块(1A)具备:模块基板(80),其具有彼此相向的主面(80a及80b);第一基材(10),该第一基材(10)的至少一部分由第一半导体材料构成;以及第二基材(20),该第二基材(20)的至少一部分由热导率比第一半导体材料的热导率高的第二半导体材料构成,在该第二基材(20)形成有功率放大电路(21),其中,第一基材(10)和第二基材(20)配置于主面(80a),第二基材(20)配置于模块基板(80)与第一基材(10)之间,且与第一基材(10)接合,且经由电极(23)而与主面(80a)连接,第一基材(10)和第二基材(20)中的一方经由电极(24)而与主面(80a)连接,在俯视模块基板(80)的情况下,电极(23)的面积比电极(24)的面积大。
  • 高频模块以及通信装置-202180079362.2
  • 可儿广幸;黑柳琢真 - 株式会社村田制作所
  • 2021-12-15 - 2023-07-25 - H01L25/00
  • 本发明缩短接收滤波器与低噪声放大器之间的布线长度的总和。高频模块(1)具备安装基板(6)、多个电感器(4)、多个接收滤波器(2)以及IC部件。多个电感器(4)安装于安装基板(6)的第一主面(61)。多个接收滤波器(2)安装于安装基板(6)的第一主面(61)。IC部件安装于安装基板(6)的第二主面,且包含低噪声放大器。在从安装基板(6)的厚度方向俯视时,多个电感器(4)所在的矩形区域(A1)与IC部件重叠。在矩形区域(A1)所具有的四条边(A21~A24)中的三条以上的边中的每条边,最靠近矩形区域(A1)的边的电子部件是多个接收滤波器(2)中的至少一个接收滤波器。
  • 半导体装置、半导体模块、马达驱动装置以及车辆-202180064281.5
  • 田中文悟;和田恵治 - 罗姆股份有限公司
  • 2021-09-06 - 2023-07-04 - H01L25/00
  • 一种半导体装置,包含:半导体层,其具有主面;第一导电层,其形成在所述半导体层的所述主面上;第一绝缘部,其形成在所述半导体层的所述主面上以便覆盖所述第一导电层,并至少包含3层以上的第一绝缘层;第二绝缘部,其形成在所述第一绝缘部上,并包含第二绝缘层,该第二绝缘层具有与所述第一绝缘层不同的介电常数且不包含在所述第一绝缘部中;第二导电层,其形成在所述第二绝缘部上,并经由所述第一绝缘部以及所述第二绝缘部与所述第一导电层对置,所述第二导电层与不同于所述第一导电层的电位连接。
  • 异质芯片封装方法及封装结构-202211554549.6
  • 戴颖;李骏;石磊;夏鑫 - 通富微电子股份有限公司
  • 2022-12-06 - 2023-06-02 - H01L25/00
  • 本公开实施例提供一种异质芯片封装方法及封装结构,该方法包括:提供载板和多个晶圆,至少一个晶圆与其他晶圆不同;将每个晶圆进行切割获得多个异质芯片;从多个异质芯片中选取多个目标异质芯片形成异质芯片组,将多个异质芯片组固定于载板;在多个异质芯片组背离载板的一侧形成第一塑封层并去除载板;形成硅中介板并将硅中介板与多个异质芯片组键合;将键合后的硅中介板和多个异质芯片组切割,形成多个芯片微模组,每个芯片微模组中包括一个异质芯片组;将多个芯片微模组固定于载板,并在多个芯片微模组背离载板的一侧形成第二塑封层;去除载板并将第二塑封体进行切割,形成独立封装结构。该方法提高了芯片的集成度,并可避免芯片翘曲和破裂。
  • 一种多色Micro LED发光模组制备方法-202010601783.4
  • 王立;吴小明;刘虎;李璠;赵婕;田婷芳;饶郑刚;莫春兰;江风益 - 南昌大学
  • 2020-06-29 - 2023-05-09 - H01L25/00
  • 本发明公开了一种多色Micro LED模组制备方法,包括:S1在不同发光颜色的硅基InxGayAl1‑x‑yN(0≤x≤1,0≤y≤1)外延片上定义发光像素单元阵列,刻蚀除去每个像素单元中部分InxGayAl1‑x‑yN外延层直至暴露衬底,使留在衬底上的外延层面积不超过转移次数分之一,并将每个像素区域剩余的发光层制成Micro LED发光单元;S2将第一种颜色的Micro LED发光单元阵列一次性键合到驱动电路基板,并去除硅衬底,以实现Micro LED发光单元阵列从外延基板到驱动电路的整体转移;S3重复S2,将其他颜色的Micro LED发光单元阵列转移到驱动电路基板。本发明基于目前现有的外延生长、刻蚀、分选和组合键合技术,在发光结构之间形成金属连接层,将不同颜色发光结构连接在一起,实现多色Micro LED的制备,具有结构稳定、易于操作等特点。
  • 封装器件-202223133734.6
  • 潘德方 - 赛卓电子科技(上海)股份有限公司
  • 2022-11-24 - 2023-04-28 - H01L25/00
  • 本实用新型提供了芯片封装技术领域一种封装器件,包括第一芯片、第二芯片及引线框架,其中所述第一芯片与所述第二芯片上下叠置,且所述第一芯片与所述第二芯片中的其中一者与所述引线框架连接。如此,相较于现有技术中将第一芯片与第二芯片并排设置的方案,无需设置集磁片,有效降低成本。
  • 快速射频封装-202180047523.X
  • A·珍妮特;S·帕雷迪斯;T·施特费勒;S·菲利帕;M·默根瑟勒 - 国际商业机器公司
  • 2021-06-06 - 2023-04-04 - H01L25/00
  • 一种包括芯片载体的器件封装,所述芯片载体具有腔以及被配置成用于路由信号的一个或多个微波波导。存在包括一个或多个衬垫并且位于所述芯片载体的腔内的芯片。每个衬垫与所述芯片载体的所述一个或多个微波波导中的微波波导的对应连接器衬垫对准。所述一个或多个衬垫中的至少一个衬垫借助于所述至少一个衬垫与所述微波波导的对准的对应连接器衬垫之间的重叠电容耦合而耦合至所述对应微波波导的所述连接器衬垫。
  • 三维封装结构-202222950349.4
  • 何正鸿;张超;孔德荣;陈泽;李立兵 - 甬矽半导体(宁波)有限公司
  • 2022-11-02 - 2023-03-24 - H01L25/00
  • 本公开提供的一种三维封装结构,涉及芯片封装技术领域。该三维封装结构包括基底、第一侧装芯片、第二侧装芯片和平装芯片,第一侧装芯片竖直贴装在基底上,并与基底电连接;第二侧装芯片竖直贴装在基底上,并与基底电连接;平装芯片的一端贴装于第一侧装芯片远离基底的一端,并与第一侧装芯片电连接;平装芯片的另一端贴装于第二侧装芯片远离基底的一端,并与第二侧装芯片电连接。该三维封装结构采用竖直贴装,减小了占用基底的面积,提高了芯片集成度,并且有效减小了封装体积。
  • 半导体装置-202211033180.4
  • 松高佑纪;牧岛仁 - 三菱电机株式会社
  • 2022-08-26 - 2023-03-07 - H01L25/00
  • 目的在于提供能够对在将多个半导体装置并联连接时产生的电流及热量的不平衡进行抑制的技术。半导体装置(1)具有半导体元件、封装树脂(2)、栅极端子(3)、漏极端子(4)、源极端子(5)、与漏极电连接且在俯视观察时从封装树脂(2)的与第1边交叉的第2边凸出的散热板(6)、以及与漏极电连接且在俯视观察时从封装树脂(2)的与第2边相对的第3边凸出的散热板(7)。散热板(6)的前端部的下表面的高度位置与散热板(7)的根端部的上表面的高度位置、及散热板(7)的前端部的下表面的高度位置与散热板(6)的根端部的上表面的高度位置中的至少一者相同。
  • 三维堆叠结构-202222946108.2
  • 何正鸿;张超;高源;孔德荣;林金涛 - 甬矽半导体(宁波)有限公司
  • 2022-11-02 - 2023-01-31 - H01L25/00
  • 本公开提供的一种三维堆叠结构,涉及半导体封装技术领域。该三维堆叠结构包括基板、第一芯片、第二芯片和第三芯片,第一芯片直立贴装于基板,并与基板电连接;第一芯片设有第一导电柱;第二芯片直立贴装于基板,并与基板电连接;第二芯片设有第二导电柱;第三芯片贴装于第一芯片和第二芯片远离基板的一侧;第三芯片分别与第一导电柱和第二导电柱电连接。该三维堆叠结构比较紧凑,封装体积小,集成度高。
  • 一种LED发光模组封装方法及设备-202110320938.1
  • 陈文明;黄卓鸿 - 深圳博元新材科技有限公司
  • 2021-03-25 - 2022-12-30 - H01L25/00
  • 本发明公开了一种LED发光模组封装方法及设备,方法包括:在贴合环境中,将模组以显示面朝上的方式置于治具中;向模组上施胶水,将贴合环境抽真空;向胶水上覆微孔离型膜,使微孔离型膜与模组的PCB板之间形成预定厚度的胶层;其中,微孔离型膜的微孔用于排气,并且孔径满足防止胶水溢出;对胶层进行固化;剥离微孔离型膜,得到封装好的LED发光模组成品。本发明不需要预热,可以减少胶水中有机成分的挥发,降低气泡不良。此外即使内部存在少量气泡,也可以在施胶的过程中,通过微孔离型膜上的微孔排出,达到封装胶内部或者封装胶与基板、器件或者电性连接之间形成致密的保护结构。由于可以省去预固化步骤,可以提高封装设备利用率。
  • 可兼容芯片的三维集成系统及其制作方法-202211184644.1
  • 王小东;刘昌举 - 中国电子科技集团公司第四十四研究所
  • 2022-09-27 - 2022-12-23 - H01L25/00
  • 本发明提供一种可兼容芯片的三维集成系统及其制作方法,至少对一个功能芯片进行扩展,形成囊括功能芯片及外围焊盘的扩展芯片,且功能芯片的焊盘通过再布线方式被电引出到外围焊盘,基于两个扩展芯片对应外围焊盘的对准键合,或者基于一个功能芯片与一个扩展芯片的对准键合,简单高效地完成了两个功能芯片之间的电气连接和三维集成,基于外围扩展的焊盘实现两个独立功能芯片间的集成连接,每个功能芯片可采用各自独立工艺体系制造,各个功能芯片可独立工作、确保性能最佳,对功能芯片的工艺兼容性强,使用场景广泛;同时,基于外围扩展的焊盘实现三维集成和电气连接,相比于复杂的硅通孔集成互连技术,制造过程相对简单,技术难度低,成品率高。
  • 一种曲率芯片、封装及终端设备-202211068664.2
  • 王永明 - 王永明
  • 2022-09-02 - 2022-10-28 - H01L25/00
  • 一种曲率芯片、封装及终端设备,基于芯片投影面积的超级放大、通用芯片厚度的极剧减薄,在不丧失功效的前提下还得以倍数级的提升,实现低性能设备制程高性能芯片,更是为克服隧穿效应以及设备的超薄奠定了坚实的基础,包括数字电路芯片、模拟电路芯片、存储电路芯片、硅光集成芯片任一类别曲率芯片,特征在于投影面面积最小大于18mmX13.5mm,最大小于应用设备的屏幕面积之间取值,厚度基于毫米级至纳米级取值,且封装后投影面曲率0°,对其端面受力呈V形折叠、S形折叠、波浪线折叠、阿基米德螺线任一形态的电子曲率芯片或光子曲率芯片。
  • 一种半导体芯片叠层封装结构-202210634514.7
  • 徐迪;黄凯;何芬 - 芯威半导体有限公司
  • 2022-06-07 - 2022-08-30 - H01L25/00
  • 本发明公开了一种半导体芯片叠层封装结构,包括PCB基板,所述PCB基板上方堆叠设置有封装板,所述封装套放置于PCB基板与封装板之间以及封装板与封装板之间的边缘处,所述封装套中部的内侧壁上贯通开设有散热孔,所述封装套内侧壁上通过调节弹簧嵌入式活动安装有调节块,所述PCB基板和封装板内嵌入式固定有金属连接线,所述第一支撑杆的内侧设置有第二支撑杆,所述第一支撑杆的中部贯穿固定有支撑柱,所述支撑柱端部的外侧通过锁定弹簧连接有锁定杆,所述第一支撑杆和第二支撑杆的两端均位于滑槽内。该半导体芯片叠层封装结构,适用于不同规格半导体芯片的安装和保护,同时方便进行自适应散热。
  • 半导体装置、半导体装置的制造方法和电子装置-201780027474.7
  • 酒井清久 - 索尼公司
  • 2017-03-27 - 2022-07-19 - H01L25/00
  • 公开了一种半导体模块,其中,配线板和安装在配线板上的半导体芯片经由电路元件彼此连接,所述半导体模块使得能够通过缩短配线长度来提高信号的传输质量等,并且还使得能够使半导体模块小型化。该半导体装置具有:配线板;半导体芯片,以其底面面向配线板的上表面的方式布置;树脂部,形成在配线板和半导体芯片之间;以及电路元件,埋入树脂部中。所述电路元件具有连接到形成在配线板的上表面上的配线的第一端子以及连接到布置在半导体芯片的下表面上的凸块的第二端子,以第二端子面向半导体芯片的下表面且第一端子面向配线板的上表面的状态将电路元件埋入树脂部中。
  • 一种电子芯片平面工艺产品叠加装置-202121781415.9
  • 庄檬 - 西安外事学院
  • 2021-08-02 - 2022-06-21 - H01L25/00
  • 本实用新型公开了一种电子芯片平面工艺产品叠加装置,包括芯片基板、阻隔组件、第一叠加芯片封装、第二叠加芯片封装、第一芯片接线和第二芯片接线,所述阻隔组件包括阻隔板,所述阻隔板上表面卡接有第一叠加芯片封装,所述阻隔板下表面卡接有第二叠加芯片封装;本实用新型将第一叠加芯片封装卡接在隔离板上表面,将第二叠加芯片封装卡接在隔离板下表面,通过隔离板将第一叠加芯片封装和第二叠加芯片封装隔离开,这样方便了第一叠加芯片封装和第二叠加芯片封装叠加在一起,并通过隔离板对第一叠加芯片封装和第二叠加芯片封装进行保护,防止第一叠加芯片封装和第二叠加芯片封装在叠加的过程中受损,提高了芯片叠加的质量。
  • 适用于多种框架的可调节砧块-202123359163.3
  • 马士川 - 无锡中微高科电子有限公司
  • 2021-12-28 - 2022-06-10 - H01L25/00
  • 本实用新型涉及一种适用于多种框架的可调节砧块,它包括滑轨以及安装在滑轨内的热板;在滑轨上开设有滑槽、滑轨真空孔与滑轨固定孔,在滑轨上安装有球头螺栓与锁紧螺钉,在滑轨上开设有滑轨固定孔;在热板内开设有连通孔、热板真空孔、吸附孔与定位凹陷;热板安装在滑槽内,锁紧螺钉压紧热板,球头螺栓上的定位球的部分球面嵌入定位凹陷内,滑轨真空孔与对应的热板真空孔连接。本实用新型满足了多种框架类产品的生产需要,提高了转型效率并可以降低成本。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top