[发明专利]时钟频率获取系统和时钟频率获取方法有效
| 申请号： | 201410056036.1 | 申请日： | 2014-02-19 |
| 公开（公告）号： | CN103823505B | 公开（公告）日： | 2017-08-08 |
| 发明（设计）人： | 俞斌;杨维琴 | 申请（专利权）人： | TCL通讯（宁波）有限公司 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04 |
| 代理公司： | 深圳市君胜知识产权代理事务所(普通合伙)44268 | 代理人： | 王永文,刘文求 |
| 地址： | 315100 浙江省*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了时钟频率获取系统和时钟频率获取方法，其时钟频率获取方法包括A、将被测时钟信号源接入时钟频率获取系统中；B、时钟频率获取系统由小到大依次产生多种频率的时钟信号，并判断所述多种频率的时钟信号是否能被被测时钟信号整除；C、当所述多种频率的时钟信号能被被测时钟信号整除时，保存该时钟信号，并根据保存的时钟信号计算被测时钟信号的频率，实现了以低频率时钟信号来获取高频率时钟信号的频率，不会受限于硬件条件和成本等因素的影响。 | ||
| 搜索关键词： | 时钟 频率 获取 系统 方法 | ||
【主权项】：
一种时钟频率获取系统，其特征在于，包括：时钟发生器，用于由小到大依次产生多种频率的时钟信号；判断模块，与时钟发生器和被测时钟信号源连接，用于判断所述多种频率的时钟信号是否能被被测时钟信号整除；缓存模块，用于存储时钟信号；频率设置模块，用于当所述多种频率的时钟信号能被被测时钟信号整除时，将时钟发生器产生的频率存储在缓存模块中；计算模块，用于根据缓存模块中保存的时钟信号计算被测时钟信号的频率；还用于过滤缓存模块中存储的时钟信号使保留的时钟信号的频率值互质，并将缓存模块中保留的时钟频率相乘得到被测时钟频率；具体为：过滤缓存模块中的频率值，使保留的时钟信号的频率值互质，在过滤的时钟信号的频率值中存在一个以上的公因数时，将较小的频率去除，保留最大的频率值；并将保留的时钟频率相乘得到被测时钟频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于TCL通讯（宁波）有限公司，未经TCL通讯（宁波）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410056036.1/，转载请声明来源钻瓜专利网。
- 上一篇：解决万能轧机保持板系统故障的方法
- 下一篇：可克服平衡风力的风淋间
- 同类专利
- 用于改善性能并抑制活锁状况的动态定时器调整-201910256441.0
- M·金尼;M·罗斯曼;V·齐默;M·多兰 - 英特尔公司
- 2019-03-29 - 2019-11-05 - G06F1/04
- 本文描述了用于改善性能并抑制活锁状况的动态定时器调整。一种半导体封装体设备的实施例可以包括用于执行以下操作的技术：确定一个或多个启动时间事件的对应优先级等级；确定所述一个或多个启动时间事件的执行时间量；并且基于所述一个或多个启动时间事件的所述执行时间量和所述优先级等级来自动调整定时器。公开并要求保护了其他实施例。
- 高差分电压下的脉冲锁存器复位跟踪-201680077926.8
- M·纳拉西姆汉;S·K·古普塔;V·R·伯达 - 高通股份有限公司
- 2016-12-14 - 2019-11-05 - G06F1/04
- 提供了一种用于生成内部存储器时钟的方法和装置。该装置包括脉冲发生器，该脉冲发生器被配置成：接收第一功率域(302)中的第一时钟信号(320)并响应于该第一时钟信号而发起第二功率域(304)中的第二时钟信号(324)。第一功率域提供用于逻辑操作的第一电压，并且第二功率域提供用于存储器操作的第二电压。该装置包括跟踪电路(350)，该跟踪电路被配置成：基于第一功率域的电压电平来生成复位信号(322)。复位信号可被配置成：使脉冲发生器在第一功率域中复位。该装置可进一步包括锁存器(306)，该锁存器被配置成接收第二功率域中的第二时钟信号。
- 一种48M时钟组件-201822209999.7
- 陈大龙;陈凌云 - 南京迈强电子科技有限责任公司
- 2018-12-27 - 2019-10-15 - G06F1/04
- 本实用新型公开了一种48M时钟组件，包括主体，在所述主体的两端分别为一个输入接口以及多个并排布置的输出接口；还包括布置在所述主体内的主功分器、分支功分器、放大器和滤波器；输入信号经过所述主功分器分成两路信号引入两个分支功分器，再经过所述分支功分器各分成两路信号、经过放大器放大、滤波器滤波后输出；本实用新型的48M时钟组件结构科学合理、安装使用方便、性能可靠、体积小重量小；有效实现了一路输入信号放大并进行四路输出，输出信号可靠稳定。
- 时钟信号发生装置-201920177096.7
- 朱俊锋;冯瑞;陶腾 - 昆山龙腾光电有限公司
- 2019-01-31 - 2019-09-13 - G06F1/04
- 本实用新型公开了一种时钟信号发生装置，其特征在于，包括：移位寄存器，所述移位寄存器用于接收扫描数据，并对所述扫描数据进行移位输出；电压转换器，所述电压转换器与所述移位寄存器连接，用于接收所述移位寄存器输出的扫描数据，并将所述扫描数据转换为多个时钟信号，以驱动多条扫描线，以及切换装置，与所述移位寄存器的输入端连接，用于选择性地向移位寄存器提供扫描数据，或者与所述电压转换器的输出端连接，用于选择性地将所述多个时钟信号提供至所述多条扫描线上。本实用新型解决避免了多个代码烧录时可能会发生的程序错误，且可以快速的更改扫描方向。
- 具有减少的建立时间的节能型触发器-201580013577.9
- H·M.·范;申真旭 - 甲骨文国际公司
- 2015-03-13 - 2019-08-20 - G06F1/04
- 公开了触发器电路的实施例，该触发器电路可以允许减少数据建立时间并且降低转换功率。触发器电路可以包括输入电路、输出电路、时钟电路和反馈电路。时钟电路可以操作为依赖于接收的数据生成内部时钟，并且生成的内部时钟可以使能反馈电路和输入电路。
- 一种应用于智能电网的嵌入式系统校时系统及其方法-201811454142.X
- 张佃青;杨立;王宇红;王玮;李甲飞;李芳灵 - 中电普瑞科技有限公司;南瑞集团有限公司;国家电网有限公司
- 2018-11-30 - 2019-08-16 - G06F1/04
- 一种应用于智能电网的嵌入式系统校时系统，包括：全球定位系统GPS模块、数字信号处理器DSP模块、现场可编程门阵列FPGA模块、嵌入式Linux系统CPU PowerPC、系统时间存储模块、电源模块；本发明能够提供ns级高精度时间校准，实现了嵌入式系统精准校时的同时，实现DSP芯片和嵌入式系统间时间同步。
- 半导体装置和半导体系统-201811434521.2
- 孙裕硕;金相佑;李炳卓;权润周;赵俊佑 - 三星电子株式会社
- 2018-11-28 - 2019-07-16 - G06F1/04
- 提供一种半导体装置和半导体系统。所述半导体装置包括：硬件自动时钟门控(HWACG)逻辑，被配置为提供知识产权(IP)块的时钟门控；存储器电源控制器，被配置为基于为IP块提供时钟门控的HWACG逻辑来执行与IP块电连接的存储器的电源门控。HWACG逻辑包括：第一时钟源，被配置为提供第一时钟信号；第二时钟源，被配置为接收由第一时钟源提供的第一时钟信号，并向IP块提供第二时钟信号；第一时钟控制电路，被配置为控制第一时钟源；第二时钟控制电路，被配置为基于IP块的操作状态将时钟请求发送至第一时钟控制电路，并控制第二时钟源。
- 一种时间校准装置和计算机-201822048115.4
- 翟宏杰;杜望宁 - 龙芯中科技术有限公司
- 2018-12-06 - 2019-07-02 - G06F1/04
- 本实用新型提供了一种时间校准装置和计算机。所述装置包括依次连接的接收器、解调器和校准器；所述接收器，用于接收低频时码信号，并将所述低频时码信号发送到所述解调器；所述解调器，用于对所述低频时码信号进行解调，得到时间信号；所述校准器，用于根据所述时间信号确定标准时间。通过本实用新型，无需连接网络即可得到标准时间，使得需要进行安全保护的计算机在满足隔离要求的情况下，可以定期进行时间校准，进而保证了计算机中软件的正常运行和信息的正确传递。
- 一种基于单时钟系统的夏令时实现方法-201710128006.0
- 王汉典 - 南京国电南自电网自动化有限公司
- 2017-03-06 - 2019-06-28 - G06F1/04
- 本发明公开了一种基于单时钟系统的夏令时实现方法，包括：步骤一、启动夏令时处理模块的初始化流程；步骤二、启动夏令时处理模块的主循环流程，获取装置本身的当前系统时间，并判断其当年夏令时起止时刻的关系；步骤三、结合步骤二中的判断结果来控制装置本身系统时间与夏令时时间的切变，从而完成基于单时钟系统的夏令时功能的实现。本发明能够可降低维护装置程序所带来的成本投入与全面修改时间系统的风险。
- 一种多模终端及其自动频率控制切换方法-201510176206.4
- 李超;谢豪律 - 深圳市中兴微电子技术有限公司
- 2015-04-14 - 2019-05-31 - G06F1/04
- 本发明公开了一种多模终端及其AFC切换方法，所述方法包括：利用多模终端中第一射频芯片中的自动频率控制数字模拟转换器AFC_DAC输出控制电压；将所输出的控制电压输入至温补压控晶体振荡器VC‑TCXO中，并生成时钟信号；针对多模终端的工作模式，对所生成的时钟信号进行整形并输入至与所述工作模式对应的射频芯片中，以作为所述射频芯片的时钟信号；将所生成的时钟信号经所述第一射频芯片整形后输入至多模基带芯片中，以作为所述多模基带芯片的时钟信号。
- 一种软件算法模拟同步总线产生时钟信号的方法-201610749775.8
- 陈志军;孙浪;伍翔;冯威;朱伟;宋文俊;吴艳 - 长沙丰灼通讯科技有限公司
- 2016-08-30 - 2019-05-07 - G06F1/04
- 一种软件算法模拟同步总线产生时钟信号的方法，包括以下步骤：（1）初始化变量值，重置buff的初始值；（2）获取原始数据的长度和起始地址；（3）启动循环操作，获取第i个数据Data[i]；将10000000B左移8位，再与Data[i]进行逻辑或操作，生成Data1；将00000000B左移8位，再与Data[i]进行逻辑或操作，生Data2；（4）将Data1左移16位，再与Data2进行逻辑或操作，生成32位长的数据，存储到buff中；（5）依次对原始数据中的每个数据进行步骤（3）、（4）的操作；直至循环结束；（6）启动系统的DMA传输功能，将buff中存储的数据传输出去。本发明方法成本低。
- 一种clock传输系统、方法、主机板及服务器-201811572739.4
- 林冠宇 - 广东浪潮大数据研究有限公司
- 2018-12-21 - 2019-05-03 - G06F1/04
- 本申请公开了一种clock传输系统、方法、主机板及服务器，包括：时钟产生器，用于输出初始clock；降频模块，用于将初始clock降频为中间clock；还原模块，用于根据中间clock得到还原clock，并将还原clock分别发送至各个存储设备或晶片，其中，还原clock和初始clock相等。本申请通过降频模块降低clock频率来传输，可有助于clock走线更长更远，同时有效降低耦合噪声的发生，通过还原模块将中间clock还原为和初始clock相等的还原clock提供给存储设备或晶片，省去从时钟产生器至晶片或是存储设备的走线，降低了主机板上clock的走线复杂度，使clock走线方式更具弹性。
- 时钟树电路以及存储控制器-201510154325.X
- 江振锋;陈凯信;刘明熙;姚志宗 - 联发科技股份有限公司
- 2015-04-02 - 2019-04-26 - G06F1/04
- 本发明有关于时钟树电路以及存储控制器。时钟树电路包括：第一时钟源，产生第一信号；以及第一树电路，包括：第一驱动单元，其输入端子接收第一信号，其输出端子耦接于第一节点；第二驱动单元，其输入端子耦接于第一节点，其输出端子耦接于第二节点；第三驱动单元，其输入端子耦接于第一节点，其输出端子耦接于第三节点；第四驱动单元，其输入端子耦接于第二节点；第五驱动单元，其输入端子耦接于第三节点；以及金属连接元件，耦接于第二节点以及第三节点之间，以作为短路元件。本发明提供的时钟树电路以及存储控制器，可以减少时钟偏移以及时钟抖动。
- 一种数字示波器参考时钟的发生电路及控制方法-201811331467.9
- 王啸;刘洪庆;向前;李云彬 - 中电科仪器仪表有限公司
- 2018-11-09 - 2019-04-23 - G06F1/04
- 本发明公开了一种数字示波器参考时钟的发生电路及控制方法，所述发生电路包括10MHz参考时钟发生电路、输入输出选择控制电路、示波器内部各功能电路板与所述发生电路的互联电路，所述输入输出选择控制电路包括FPGA控制和输入输出选择电路1、参考时钟输入/输出选择电路2，通过人机交互界面控制FPGA输出不同控制位，在一个通道中实现10MHz参考时钟的对外输出和对示波器内部各功能板的参考时钟输入以及外部参考时钟的输入，在整个过程中，用户只需要在人机交互界面选择10MHz参考时钟作为参考输入或者参考输出即可，提高了示波器的实用性和便利性，丰富了示波器的功能。
- 服务器主机级联BOX拓扑架构时钟同步方法、装置、终端及存储介质-201811468316.8
- 贾岛 - 郑州云海信息技术有限公司
- 2018-12-03 - 2019-04-16 - G06F1/04
- 本发明提供一种服务器主机级联BOX拓扑架构时钟同步方法、装置、终端及存储介质，所述方法包括：根据Box网络拓扑结构，确定时钟同步主机Host1；Box获取主机Host1的系统时钟并计时；设定校准时长T、校准时间误差t,当Box计时时长超过T，则将Box与主机Host1进行系统时钟校准，当Box校准时间误差大于t，则Box重新进行时钟校准；本申请提供的服务器主机级联BOX拓扑架构时钟同步方法、装置、终端及存储介质，Box能够通过获取Host系统时钟，实现不联网的Box时钟同步功能，通过设定校准时间定期进行时钟校对，提高Box时钟精度，增加产品功能点，提升拓扑结构的竞争力。
- 用于无毛刺时钟切换的装置、方法和系统-201680015104.7
- C·E·怀恩米勒;B·阿梅利法德;K·L·阿卡迪亚;J·R·博耶特;C·H·张;R·C·迪恩斯;K·W·斯帕尔斯 - 高通股份有限公司
- 2016-02-05 - 2019-04-02 - G06F1/04
- 电子电路从低频参考时钟切换至高频参考时钟。振荡检测逻辑被配置成在将电子电路切换至高频参考时钟之前确定高频参考时钟的稳定性。振荡检测逻辑从高频参考时钟推导出采样时钟信号，其中采样时钟信号具有比低频参考时钟更慢的频率。振荡检测逻辑随后将采样时钟信号与低频参考时钟作比较，以确定高频参考时钟的稳定性。通过在切换至参考时钟之前确定性地检测参考时钟的稳定性，有可能避免过早切换至不稳定参考时钟，由此在电子电路中提供无毛刺时钟切换。
- 使用体偏置的定时装置及其偏置方法-201510631519.4
- 维巴胡·夏尔马;阿杰伊·卡谱;拉尔夫·马尔察恩 - 恩智浦有限公司
- 2015-09-29 - 2019-03-08 - G06F1/04
- 本公开的方面涉及操作基于时间的电路。如结合一个或多个实施例可实现的，一种装置和/或方法涉及检测在相应的时钟域中操作的电路的定时特性，每个电路包括由至少一个时钟信号路径经过的半导体体区。以相应偏置电平来偏置相应半导体体区，该相应偏置电平基于所检测到的经过正被偏置的半导体体区的时钟信号路径的定时特性。
- 时钟电路和电子设备-201811010177.4
- 孟德成 - 出门问问信息科技有限公司
- 2018-08-31 - 2019-02-22 - G06F1/04
- 本发明提供了一种时钟电路和电子设备，涉及电子设备技术领域，能够降低成本，节约能源。本发明的主要技术方案为：一种时钟电路，包括：时钟芯片，所述时钟芯片包括输出管脚；第一滤波模块，所述第一滤波模块与所述输出管脚相连；至少三个输出线路，至少三个所述输出线路相并联，且通过所述第一滤波模块连接于所述输出管脚。该时钟电路主要用于给电子设备中的多个部件提供时钟功能。
- 一种加入随机扰动的多相时钟生成电路-201810821512.2
- 蒲杰;胡刚毅;付东兵;张正平;李梁;李婷;徐代果;徐鸣远;沈晓峰;万贤杰;王友华 - 中国电子科技集团公司第二十四研究所
- 2018-07-24 - 2018-12-28 - G06F1/04
- 本发明公开了一种加入随机扰动的多相时钟生成电路，该时钟生成电路包括主时钟模块、随机信号生成模块和buffer矩阵开关模块；所述主时钟模块用于生成N条多相时钟信号；所述buffer矩阵开关模块用于在所述随机信号生成模块输出的随机控制信号控制下，对输入的所述N条多相时钟信号的传输路径进行随机切换，输出N条加入随机扰动的多相时钟信号。本发明通过加入随机扰动的方式，将时钟相位误差白化，仅仅损失少量信噪比，就能够实时消除多相时钟相位误差对高精度TI ADC性能的影响，且能够跟踪消除时钟相位误差随工作环境变化波动的影响，将固定频率处的误差杂散分量白化到噪底中，不打断TI ADC正常工作，设计实现简单，稳定度高。
- 反馈锁存器电路-201680033403.3
- 叶棋;段政宇;S·J·迪兰;A·达塔 - 高通股份有限公司
- 2016-03-31 - 2018-12-04 - G06F1/04
- 一种MOS器件包括第一锁存器，第一锁存器被配置有一个锁存器反馈F并且被配置为接收锁存器输入I和锁存器时钟C。第一锁存器被配置为输出Q，其中输出Q是CF、IF和
的函数，并且锁存器反馈F是输出Q的函数。第一锁存器可以包括串联堆叠的第一晶体管集合，其中第一晶体管集合包括至少五个晶体管。该MOS器件可以进一步包括耦合到第一锁存器的第二锁存器。第二锁存器可以被配置为在扫描模式中作为锁存器并且在功能模式中作为脉冲锁存器。在扫描模式期间，第一锁存器可以操作为主锁存器并且第二锁存器可以操作为从锁存器。
- 用于管理对时钟进行的门控的装置、系统、方法和机器可读介质-201380079117.7
- S·苏古玛;M·K·库玛西卡;R·帕尔;S·慕斯拉萨纳勒 - 英特尔公司
- 2013-09-30 - 2018-11-16 - G06F1/04
- 生成与特定的高速缓存记录相关联的请求，此请求将通过互连被发送至与高速缓存区块相关联的系统组件。通过专用唤醒‑警告信道来发送向系统组件指示此请求将到达的唤醒‑警告信号。唤醒‑警告信号使被禁用的时钟被解除门控为启用状态。随后，将此请求发送至系统组件。
- 一种SoC芯片中I/Q解调时钟电路-201511033927.6
- 胡建国;段志奎;林格;李启文;王德明 - 广州中大微电子有限公司
- 2015-12-31 - 2018-08-17 - G06F1/04
- 本发明公开了一种SoC芯片中I/Q解调时钟电路，包括有I时钟产生电路、延时模块和计数器与控制电路模块，所述延时模块包括有多组支路开关和延时单元，所述I时钟产生电路的输出端通过支路开关连接至延时单元，所述多组延时单元依次串联并输出至计数器与控制电路模块的输入端，所述计数器与控制电路模块的输出端分别与多组支路开关控制端连接。本发明采用支路开关降低电路运行功耗，利用延时模块调整相位，因此该电路结构无需提高工作频率和添加相位校正模块，且无带宽限制，电路结构简单且能通过模块复用、冗余部分裁剪等方法对电路进行精简和优化，降低芯片实现成本。本发明作为一种SoC芯片中I/Q解调时钟电路和方法可广泛应用于电子电路领域。
- 一种闹钟走时方法、系统、设备及计算机存储介质-201810185682.6
- 李婷;黄苏芳;韩坚炯;李晓;周杨凡;付超 - 杭州万高科技股份有限公司
- 2018-03-07 - 2018-07-31 - G06F1/04
- 本发明公开了一种闹钟走时方法、系统、设备及计算机存储介质，应用于集成芯片中，其中该方法包括：判断当前时刻与预设的闹钟时刻的年月日时分是否对应相等，若是，则计算当前时刻与闹钟时刻间的毫秒时差，将毫秒时差设为毫秒级中断时长；当时间进行到当前时刻的毫秒时差之后时，触发毫秒级中断时长对应的中断，以示时间进行到闹钟时刻，并清除毫秒级中断对应的中断标志。本发明公开的一种闹钟走时方法通过集成芯片的毫秒中断功能实现了将集成芯片的闹钟精确到毫秒级，与现有技术相比，在一定程度上提高了集成芯片闹钟走时的精准性。本发明公开的一种闹钟走时系统、设备及计算机存储介质也解决了相应技术问题。
- 一种基于DFI接口的门控时钟控制方法-201510789215.0
- 左丰国;江喜平 - 西安紫光国芯半导体有限公司
- 2015-11-17 - 2018-07-27 - G06F1/04
- 本发明公开一种基于DFI接口的门控时钟控制方法，包括：对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对DFI信息进行解析，对于能够间断的时序路径，采用门控时钟控制策略；通过分析DFI接口所传送的具体命令，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求供给相应逻辑电路定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。本发明将DDR控制器处于非休眠模式状态下时钟可间断和不可间断两大类时序路径的时钟分开供给，实现DDR控制器功耗及集成电路系统整体动态功耗管控。
- 一种动态时钟拓扑结构的配置方法及装置-201510144284.6
- 林涛 - 福州瑞芯微电子股份有限公司
- 2015-03-30 - 2018-07-24 - G06F1/04
- 一种动态时钟拓扑结构的配置方法及装置，包括如下步骤：读取并解析时钟拓扑结构配置文件，获取时钟拓扑结构配置信息；根据时钟拓扑结构配置信息修改时钟拓扑结构。达到了使得系统在不同情况下对时钟拓扑结构进行不同配置的技术效果，同时还能提升应用程序的运行性能。
- 一种网卡时钟转接板装置-201820044828.0
- 荣世立 - 郑州云海信息技术有限公司
- 2018-01-11 - 2018-07-13 - G06F1/04
- 本实用新型公开一种网卡时钟转接板装置，涉及服务器系统链路优化技术，将外部NCSI时钟源置于时钟转接板，并在转接板上设置时钟buffer，时钟源产生的时钟信号经过时钟buffer扩展为两路，其中一路经过至主板的时钟线连接器到主板BMC芯片，另一路经过至网卡设备的时钟线连接器到网卡设备；通过调整转接板的位置，以及时钟转接板与所述主板、网络设备之间的时钟线长度，即可轻松实现NCSI时钟源到主板BMC芯片、网卡芯片的时钟线等长。本实用新型能够实现NCSI链路时钟信号线等长，极大降低了时钟线等长设计难度，简化并优化了时钟信号链路设计方案，提高了服务器系统设计成功率。
- 一种获取离线操作时间的方法、装置及电子设备-201711475248.3
- 丁明;胡贝;郭海球 - 广州市玄武无线科技股份有限公司
- 2017-12-29 - 2018-07-03 - G06F1/04
- 本发明公开了一种获取离线操作时间的方法、装置及电子设备，该方法包括：获取登录应用软件时刻对应的系统时钟数，作为登录系统时钟数；获取登录应用软件时刻的服务器时间；获取离线操作应用软件时刻对应的系统时钟数，作为离线系统时钟数；根据服务器时间、登录系统时钟数和离线系统时钟数确定离线操作时间。通过本发明的获取离线操作时间的方法，在系统联网的情况下登录过应用软件，即使是在离线状态下或者是长时间停留在后台、甚至程序被退出，强制关闭之后情况下，应用软件获取的所有离线操作时间都是准确时间，而不会是修改之后的手机系统时间。防止用户在登录应用软件之后，关闭网络避免同步服务器时间来对时间作弊的问题。
- 一种动态时钟拓扑结构的共享方法及装置-201510144253.0
- 林涛 - 福州瑞芯微电子股份有限公司
- 2015-03-30 - 2018-06-19 - G06F1/04
- 一种动态时钟拓扑结构的共享方法及装置，其包括如下步骤：检测到运行应用程序时匹配应用程序对应的时钟拓扑结构方案，根据上述方案配置时钟拓扑结构，监测运行应用程序时的效能指标，将时钟拓扑结构方案与效能指标上传到服务器。通过上述方法，用户与用户间可以通过服务器进行共享配置方案，还可以针对不同的应用程序配置不同的应用方案，达到了根据不同用户需要配置不同时钟拓扑结构的效果，解决了无法针对用户需求进行时钟拓扑结构配置的问题。 1
- 微控制器的主动功能限制-201310230710.9
- A.奥厄;M.施雷贝尔 - 罗伯特·博世有限公司
- 2013-06-09 - 2018-06-12 - G06F1/04
- 微控制器的主动功能限制。本发明涉及一种微控制器（11），其适用于用在内燃机（30）的控制设备（10）中。该微控制器具有分析通道（13），通过所述分析通道可以从微控制器外部访问微处理器的内部数据（12），并且该微控制器具有为微控制器与其他单元进行数据通信生成时钟脉冲的时钟脉冲生成装置（15a,15b）。该微控制器被设计为，在通过分析通道对微控制器进行访问时从第一时钟脉冲（16a）切换到第二时钟脉冲（16b）。本发明还涉及一种微控制器集成在其中的控制设备（10）和一种微控制器的功能限制的方法，所述方法包括检测对微控制器的访问以及从第一时钟脉冲切换到第二时钟脉冲的步骤。
- 一种自动校准时钟频率的系统-201720857352.8
- 赵旺 - 珠海市一微半导体有限公司
- 2017-07-14 - 2018-05-29 - G06F1/04
- 一种自动校准时钟频率的系统，包括：芯片工作时钟将外部输入的标准时钟作为工作时钟；目标时钟计数器将外部输入的标准时钟作为校准目标时钟；启动一轮校准，目标时钟计数器与校准时钟计数器同时开始计数，当目标时钟计数器对校准目标时钟的目标计数结果为N1时停止，此时，校准时钟计数器对内部待校准时钟PLL的校准计数结果为N2；目标校准参数生成单元计算N1和N2的计数差值的绝对值N，并判断N是否小于时钟校准误差配置器的误差配置值N3，如果N小于N3，则校准成功，否则继续下一轮校准；芯片工作时钟选择器选择校准成功后的内部待校准时钟作为工作时钟。本实用新型进一步缩短了校准时间，并通过使用芯片工作时钟选择器，提高了校准测试效率。
- 专利分类
