[发明专利]半导体器件和其制造方法在审
申请号: | 201910504880.9 | 申请日: | 2019-06-12 |
公开(公告)号: | CN110620083A | 公开(公告)日: | 2019-12-27 |
发明(设计)人: | 朴永珉;吕京奂;尹钟密;李化成 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
代理公司: | 11105 北京市柳沈律师事务所 | 代理人: | 翟然 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明构思的一些示例实施方式提供了一种半导体器件及其制造方法。该半导体器件包括:包括至少第一区域的衬底;第一有源图案和从第一区域垂直突出的第一虚设图案;器件隔离层,填充衬底的第一沟槽、第二沟槽和第三沟槽;和与第一有源图案相交的栅电极。第一沟槽在第一区域上限定第一有源图案,第二沟槽限定第一区域的第一侧壁,第三沟槽限定第一区域的第二侧壁,第二侧壁与第一侧壁相反。第一虚设图案的侧壁可以与第一区域的第二侧壁对准,第一区域的第二侧壁的顶部的水平可以高于第一区域的第一侧壁的顶部的水平。 | ||
搜索关键词: | 第一区域 第二侧壁 第一侧壁 源图案 半导体器件 虚设图案 衬底 器件隔离层 发明构思 栅电极 侧壁 填充 相交 垂直 对准 制造 | ||
【主权项】:
1.一种半导体器件,包括:/n包括至少第一区域的衬底;/n第一有源图案和第一虚设图案,从所述第一区域垂直突出;/n器件隔离层,填充所述衬底的第一沟槽、第二沟槽和第三沟槽;和/n与所述第一有源图案相交的栅电极,/n其中/n所述第一沟槽在所述第一区域上限定所述第一有源图案,/n所述第二沟槽限定所述第一区域的第一侧壁,/n所述第三沟槽限定所述第一区域的第二侧壁,所述第二侧壁与所述第一侧壁相反,/n所述第一虚设图案的侧壁与所述第一区域的所述第二侧壁对准,以及/n所述第一区域的所述第二侧壁的顶部的水平高于所述第一区域的所述第一侧壁的顶部的水平。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910504880.9/,转载请声明来源钻瓜专利网。
- 上一篇:芯片切割的方法和芯片
- 下一篇:半导体器件的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造