[发明专利]一种基于层叠寄存器窗的处理器并行加速方法在审

专利信息
申请号: 201910306336.3 申请日: 2019-04-17
公开(公告)号: CN111831336A 公开(公告)日: 2020-10-27
发明(设计)人: 伍世聪;林森;李珏 申请(专利权)人: 北京芯启科技有限公司
主分类号: G06F9/38 分类号: G06F9/38;G06F9/30;G06N3/063
代理公司: 北京名华博信知识产权代理有限公司 11453 代理人: 李冬梅;苗源
地址: 100091 北京市海淀*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种基于层叠寄存器窗的处理器并行加速方法,此设计适用于人工智能硬件加速计算装置中的向量、矩阵或张量运算等规整的循环体。设计包括:FORK‑JOIN指令译码器,一个主寄存器窗(GPR),一个或多个副寄存器窗(SPR_A、SPR_B等等,如图1所示),一个或多个循环体加速指令序列(ITER_1、ITER_2等等)。SPR与GPR共享同样的寄存器命名,FORK指令将程序切换到指定副寄存器窗执行,多个ITER指令序列在各自寄存器窗并行执行,JOIN指令将各ITER指令序列结果从副寄存器窗合并回主寄存器窗。此发明用统一的设计方法,扩充并行计算资源,弹性可伸缩。
搜索关键词: 一种 基于 层叠 寄存器 处理器 并行 加速 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京芯启科技有限公司,未经北京芯启科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910306336.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top