[发明专利]分频器及其芯片

摘要

本申请涉及集成电路领域，公开了一种分频器及其芯片。该分频器包括多路复用器、系数调节模块、可编程计数器、判决模块、第一信号生成器、第二信号生成器和输出控制模块，该分频器根据输入的第一时钟信号生成并输出第二时钟信号，且该第二时钟信号的分频比、占空比任意连续可调，及相位在预设范围内连续可调。本申请实施方式中实现了任意分频比、任意占空比和最大相位调节范围且输出没有毛刺的分频器，满足FPGA时钟在各个场景下的应用。

主权项

1.一种分频器，其特征在于，用于根据输入的第一时钟号生成并输出第二时钟信号，所述第二时钟信号的分频比、占空比任意连续可调且相位在预设范围内连续可调；所述分频器包括多路复用器，以及，系数调节模块，用于输出分频比调节系数、相位调节系数和占空比调节系数；可编程计数器，用于根据输入的第一时钟信号和从所述相位调节模块输入的分频比调节系数和/或相位调节系数进行计数并输出计数值；判决模块，用于根据从所述可编程计数器输入的计数值和从所述系数调节模块输入的占空比调节系数以输出第一控制信号和第二控制信号；第一信号生成器，用于根据从所述判断模块输入的所述第一控制信号和所述第二控制信号输出第一频率信号到所述多路复用器的第一输入端；第二信号生成器，用于将输入的第一时钟信号延迟半个周期得到第二频率信号，并根据所述第二频率信号和从所述第一信号生成器输入的第一频率信号输出第三频率信号到所述多路复用器的第二输入端；输出控制模块，用于根据从所述相位调节模块输入的分频比调节系数控制所述多路复用器从所述第一频率信号和所述第三频率信号选择一个作为第二时钟信号输出。