[发明专利]一种基于ZYNQ的侧扫声纳信号处理方法有效
| 申请号： | 201910298126.4 | 申请日： | 2019-04-15 |
| 公开（公告）号： | CN110244304B | 公开（公告）日： | 2021-04-06 |
| 发明（设计）人： | 陈朋;葛倍倍;蔡烜伟;赵智;韩洋洋 | 申请（专利权）人： | 浙江工业大学 |
| 主分类号： | G01S15/89 | 分类号： | G01S15/89;G01S7/526 |
| 代理公司： | 杭州斯可睿专利事务所有限公司 33241 | 代理人： | 王利强 |
| 地址： | 310014 浙江省*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于ZYNQ的侧扫声纳信号处理方法，包括以下步骤：1)在PL端利用FIFO存储器、自定义DMA读取数据模块、EMIO以及AXI_HP接口逻辑单元实现读取PS端外部DDR3共享内存里的AD原始采集数据；2)将步骤1)中的AD原始采集数据利用FIR IP核、Block RAM IP核、乘法器IP核以及CORDIC IP核进行数字正交解调、低通滤波降采样、匹配滤波处理；3)在PL端利用FIFO存储器、自定义DMA存储数据模块、PL‑PS中断以及AXI_HP接口的逻辑单元实现将步骤2)中的处理结果存储到PS端外部DDR3共享内存里。本发明可以有效的提高侧扫声纳信号处理的速度以及精度。 | ||
| 搜索关键词： | 一种 基于 zynq 声纳 信号 处理 方法 | ||
【主权项】：
1.一种基于ZYNQ的侧扫声纳信号处理方法，其特征在于，所述方法包括以下步骤：1)在PL端利用FIFO存储器、自定义DMA读取数据模块、EMIO以及AXI_HP接口等逻辑单元搭建读取PS端外部DDR3共享内存里的AD原始采集数据的通路；2)在PL端利用FPGA独有的并行计算的优势，利用IP核实现数字正交解调、低通滤波降采样、匹配滤波处理；3)在PL端利用FIFO存储器、自定义DMA存储数据模块、PL‑PS中断以及AXI_HP接口逻辑单元搭建存储到PS端外部DDR3共享内存里的信号处理算法结果的通路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江工业大学，未经浙江工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910298126.4/，转载请声明来源钻瓜专利网。
