[发明专利]3D存储器件及其制造方法有效
申请号: | 201910247964.9 | 申请日: | 2019-03-29 |
公开(公告)号: | CN110176460B | 公开(公告)日: | 2021-05-28 |
发明(设计)人: | 朱九方;朱紫晶;张坤;胡明;鲍琨;夏志良 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11582;H01L21/768;H01L23/528;H01L23/532 |
代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 岳丹丹 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括:半导体衬底;栅叠层结构,位于半导体衬底上,包括交替堆叠的多个栅极导体层与多个层间绝缘层;多个沟道柱,贯穿栅叠层结构,并与半导体衬底接触;掺杂区,位于半导体衬底内;通道孔,贯穿栅叠层结构,并暴露掺杂区;第一导电层,覆盖通道孔的内壁并与掺杂区接触;芯部,位于通道孔内以及掺杂区的上方,芯部的侧壁与第一导电层接触;导电柱,位于通道孔内以及芯部的上方;以及第二导电层,至少覆盖导电柱的侧壁,其中,第二导电层由单一导电材料形成,并直接与第一导电层接触以与掺杂区电连接。 | ||
搜索关键词: | 存储 器件 及其 制造 方法 | ||
【主权项】:
1.一种3D存储器件,包括:半导体衬底;栅叠层结构,位于所述半导体衬底上,包括交替堆叠的多个栅极导体层与多个层间绝缘层;多个沟道柱,贯穿所述栅叠层结构,并与所述半导体衬底接触;掺杂区,位于所述半导体衬底内;通道孔,贯穿所述栅叠层结构,并暴露所述掺杂区;第一导电层,覆盖所述通道孔的内壁并与所述掺杂区接触;芯部,位于所述通道孔内以及所述掺杂区的上方,所述芯部的侧壁与所述第一导电层接触;导电柱,位于所述通道孔内以及所述芯部的上方;以及第二导电层,至少覆盖所述导电柱的侧壁,其中,所述第二导电层由单一导电材料形成,并直接与所述第一导电层接触以与所述掺杂区电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910247964.9/,转载请声明来源钻瓜专利网。
- 上一篇:用于存储器的沟道柱及其制造方法
- 下一篇:3D NAND存储器及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的