[发明专利]一种FinFET及其制备方法在审
| 申请号： | 201910159884.8 | 申请日： | 2019-03-04 |
| 公开（公告）号： | CN109980013A | 公开（公告）日： | 2019-07-05 |
| 发明（设计）人： | 陕皓 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/51;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种FinFET及制备方法，包括在硅基板中掺杂P型离子；基底刻蚀，形成相互连接的源漏凸起；在基底上表面、源、漏极凸起连接处两侧形成二氧化硅层；在横跨于源、漏极凸起连接处沉积高介电层、压电材料层、氮化钛层；对源漏凸起进行掺杂并退火；在氮化钛层上形成铁电材料层并退火；铁电材料层上沉积氮化钽层。本发明旨在基于FinFET，在栅极中引入铁电材料和压电材料，并与现有的FinFET制程进行整合，利用铁电材料的负电容效应和压电材料的电致伸缩效应来共同实现电压放大的功能。降低器件的工作电压，降低亚阈值摆幅，提高器件的开/关速度，进一步降低工作功耗，并有效地抑制短沟道效应、减小功耗、降低成本。 | ||
| 搜索关键词： | 凸起 退火 铁电材料层 氮化钛层 铁电材料 压电材料 漏极 源漏 沉积 制备 电致伸缩效应 短沟道效应 二氧化硅层 基底上表面 压电材料层 亚阈值摆幅 氮化钽层 电容效应 电压放大 高介电层 工作电压 工作功耗 降低器件 掺杂P型 硅基板 有效地 功耗 基底 减小 刻蚀 整合 制程 离子 横跨 掺杂 引入 | ||
【主权项】：
1.一种FinFET，其特征在于，所述FinFET至少包括：基底；位于所述基底上纵向相互连接的源、漏极凸起；分别位于所述基底上表面、所述源、漏极凸起连接处两侧的二氧化硅层；位于所述二氧化硅层上且横跨于所述源、漏极凸起连接处的栅极；所述栅极包括：由下而上依次层叠的高介电层、压电材料层、氮化钛层、铁电材料层和氮化钽层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910159884.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件
- 下一篇：一种后栅极铁电栅场效应晶体管及其制备方法
- 同类专利
- 专利分类
