[发明专利]稳定的SOI FET的可管理衬底效应在审

专利信息
申请号: 201880032487.8 申请日: 2018-04-30
公开(公告)号: CN110637369A 公开(公告)日: 2019-12-31
发明(设计)人: 罗伯特·马克·恩格尔基尔克;凯特·巴尔格罗夫;克里斯多佛·C·墨菲;泰罗·塔皮奥·兰塔;西蒙·爱德华·威拉德 申请(专利权)人: 派赛公司
主分类号: H01L27/12 分类号: H01L27/12
代理公司: 11227 北京集佳知识产权代理有限公司 代理人: 刘雯鑫;杨林森
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 具有富陷阱层的修改的绝缘体上硅(SOI)衬底以及用于进行这样的修改的方法。经修改的区域消除或管理否则将由于下面的富陷阱层和经历状态的瞬态变化的有源层器件的相互作用而会出现的累积电荷,从而消除或减轻这样的累积电荷对制造在这样的衬底上的非RF集成电路的影响。实施方式针对要求高线性度的RF电路例如RF开关保留了具有富陷阱层的SOI衬底的有益特性,同时针对对由于富陷阱层的存在而引起的累积电荷效应敏感的电路例如非RF模拟电路和放大器(包括功率放大器和低噪声放大器)避免了富陷阱层的问题。
搜索关键词: 陷阱层 累积电荷 衬底 电路 放大器 低噪声放大器 功率放大器 绝缘体上硅 高线性度 区域消除 瞬态变化 源层 敏感 保留 制造 管理
【主权项】:
1.一种由绝缘体上硅(SOI)衬底形成的集成电路,所述绝缘体上硅(SOI)衬底具有形成在所述衬底上的至少一个富陷阱区域和至少一个非富陷阱区域的层、形成在所述至少一个富陷阱区域和至少一个非富陷阱区域的层上的绝缘体层以及形成在所述绝缘体层上的有源层,其中,易受累积电荷影响的电路被制造在至少一个非富陷阱区域上方的所述有源层中和/或所述有源层上,所述累积电荷由下面的富陷阱区域和这样的电路的状态的瞬态变化的相互作用引起。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于派赛公司,未经派赛公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201880032487.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top