[实用新型]电容孔的制备过程中的叠层结构层及电容孔结构

摘要

本实用新型提供一种半导体存储器电容孔的制备过程中的叠层结构层及电容孔结构，叠层结构层包括：半导体衬底；辅助叠层结构层，包括刻蚀停止层及至少一层介质层和至少一层支撑层；图形化的多晶硅层，形成于叠层结构层表面，包括若干个沿第一方向平行间隔排布的第一间距倍增单元及若干个沿第二方向平行间隔排布的第二间距倍增单元，第二方向与第一方向间具有相交角度，相邻第一间距倍增单元间产生第一间隙，相邻第二间距倍增单元间产生第二间隙。本实用新型利用两个方向分别形成侧壁层进行图形加倍达到图形微缩，控制双方向的尺寸，达到良好的均匀性，通过刻蚀工艺以及刻蚀设备等改进，克服了电容尺寸缺陷，对结构层进行改进，达到更好的选择比。

主权项

1.一种半导体存储器电容孔的制备过程中的叠层结构层，其特征在于，包括：半导体衬底；辅助叠层结构，其中，所述辅助叠层结构包括刻蚀停止层以及位于所述刻蚀停止层上的至少一层介质层和至少一层支撑层，且所述刻蚀停止层位于所述半导体衬底的表面；及图形化的多晶硅层，所述图形化的多晶硅层形成于所述辅助叠层结构表面，包括若干个沿第一方向平行间隔排布的第一间距倍增单元以及若干个沿第二方向平行间隔排布的第二间距倍增单元，其中，所述第二方向与所述第一方向之间具有一相交角度，相邻所述第一间距倍增单元之间产生一第一间隙，相邻所述第二间距倍增单元之间产生一第二间隙。