[发明专利]待贴膜芯片及其处理工艺在审
| 申请号： | 201811566290.0 | 申请日： | 2018-12-20 |
| 公开（公告）号： | CN109686700A | 公开（公告）日： | 2019-04-26 |
| 发明（设计）人： | 车振华;耿智蔷;汪金磊;李超 | 申请（专利权）人： | 吉林华微电子股份有限公司 |
| 主分类号： | H01L21/78 | 分类号： | H01L21/78;H01L21/683 |
| 代理公司： | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人： | 赵志远 |
| 地址： | 132013 吉*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种待贴膜芯片及其处理工艺，涉及芯片制造技术领域，所述待贴膜芯片的处理工艺包括如下步骤：提供芯片，所述芯片包括相对设置的上表面和下表面，所述芯片的下表面设置有硅氧化物层，将所述芯片下表面分成多个第一子区域，所述第一子区域包括第一中间区域和第一边缘区域，去除所述第一中间区域的硅氧化物层，然后对第一中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第一中间区域凹陷的第一子区域，再将第一中间区域进行腐蚀，腐蚀深度为3‑8μm，得到待贴膜芯片，解决了传统工艺方法划片后崩边率高、划透渗硅粉及封装后应用失效率高的技术问题，本发明提供的待贴膜芯片的处理工艺操作简便，设备简单，应用前景广泛。 | ||
| 搜索关键词： | 贴膜芯片 中间区域 处理工艺 下表面 子区域 芯片 硅氧化物层 去除 腐蚀 第一边缘区域 芯片制造技术 传统工艺 相对设置 铝掺杂 硼掺杂 上表面 失效率 凹陷 崩边 划片 铝层 渗硅 封装 应用 | ||
【主权项】：
1.一种待贴膜芯片的处理工艺，其特征在于，包括如下步骤：提供芯片，所述芯片包括相对设置的上表面和下表面，所述芯片的下表面设置有硅氧化物层，将所述芯片下表面分成多个第一子区域，所述第一子区域包括第一中间区域和第一边缘区域，去除所述第一中间区域的硅氧化物层，然后对第一中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第一中间区域凹陷的第一子区域，再将第一中间区域进行腐蚀，腐蚀深度为3‑8μm，得到待贴膜芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吉林华微电子股份有限公司，未经吉林华微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811566290.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种金属透明电极及其制备方法
- 下一篇：一种可粒式分离的陶瓷基板及其分离方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
