[发明专利]半导体器件和配备有该半导体器件的半导体系统在审
| 申请号： | 201811366127.X | 申请日： | 2018-11-16 |
| 公开（公告）号： | CN109840221A | 公开（公告）日： | 2019-06-04 |
| 发明（设计）人： | 中泽公彦;入田隆宏 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F12/16 | 分类号： | G06F12/16;G06F11/10 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉;张昊 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及一种半导体器件和配备有该半导体器件的半导体系统，该半导体器件包括：主电路，输出用于请求写入数据的第一写入请求信号；总线，接收数据和第一写入请求信号；总线控制单元，布置在总线上，生成用于数据的错误检测码并生成第二写入请求信号，第二写入请求信号包括与第一写入请求信号中包括的第一地址信息相对应的第二地址信息；以及存储器控制器，在存储器的存储区中，将数据写入到由第一写入请求信号指定的地址的存储区中，并且将错误检测码写入由第二写入请求信号指定的地址的存储区中。 | ||
| 搜索关键词： | 写入请求信号 半导体器件 半导体系统 错误检测码 地址信息 总线 写入 存储器控制器 总线控制单元 接收数据 写入数据 存储器 主电路 配备 输出 | ||
【主权项】：
1.一种半导体器件，包括：主电路，输出用于请求写入数据的第一写入请求信号；总线，接收所述数据和所述第一写入请求信号；总线控制单元，布置在所述总线上，生成用于所述数据的错误检测码，并生成第二写入请求信号，所述第二写入请求信号包括与所述第一写入请求信号中包括的第一地址信息相对应的第二地址信息；以及存储器控制器，在存储器的存储区中，将从所述总线传输的所述数据写入由从所述总线传输的所述第一写入请求信号指定的地址的存储区，并将从所述总线传输的所述错误检测码写入由从所述总线传输的所述第二写入请求信号指定的地址的存储区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811366127.X/，转载请声明来源钻瓜专利网。
- 上一篇：零颠簸高速缓存队列管理器
- 下一篇：存储器系统及其操作方法
