[发明专利]半导体器件和配备有该半导体器件的半导体系统

说明书

本公开涉及一种半导体器件和配备有该半导体器件的半导体系统，该半导体器件包括：主电路，输出用于请求写入数据的第一写入请求信号；总线，接收数据和第一写入请求信号；总线控制单元，布置在总线上，生成用于数据的错误检测码并生成第二写入请求信号，第二写入请求信号包括与第一写入请求信号中包括的第一地址信息相对应的第二地址信息；以及存储器控制器，在存储器的存储区中，将数据写入到由第一写入请求信号指定的地址的存储区中，并且将错误检测码写入由第二写入请求信号指定的地址的存储区中。

相关申请的交叉参考

2017年11月28日提交的日本专利申请第2017-227774号的包括说明书、附图和摘要的公开通过引证引入本文。

技术领域

本发明涉及半导体器件和配备有该半导体器件的半导体系统，并且例如涉及适于提高可靠性的半导体器件和配备有该半导体器件的半导体系统。

背景技术

在最近的半导体系统中，通过使用ECC(错误检测码)来执行从存储器读出的数据中的误差的检测和位的校正。因此，与双工电路配置并将其结果相互比较的情况相比，半导体系统能够提高可靠性，同时抑制电路规模的增加。

在日本未审查专利申请公布第2008-250671号中公开了与ECC有关的技术。在日本未审查专利申请公开第2008-250671号中公开的器件中，存储器控制器将从CPU(中央处理单元)接收的数据写入外部存储器，并在数据写入时将基于所关注数据准备的症状码(syndrome code)写入ECC存储器。此外，存储器控制器读出存储在外部存储器中的数据，并且在数据读取时读出存储在ECC存储器中的用于所关注数据的症状码。此后，存储器控制器检测读出数据中的错误，并在可能时通过使用该症状码执行位校正。

发明内容

然而，日本未审查专利申请公开第2008-250671号中的配置具有这样的问题：在用于执行对外部存储器的数据访问的地址信号和用于对ECC存储器执行症状码访问的地址信号之间共同的部分发生位错误的情况下，分别读出存储在错误地址的存储区中的数据及其症状码，从而在ECC检查中没有检测到错误。即，日本未审查专利申请公开第2008-250671号中的配置具有这样的问题，以至于仍然无法提高可靠性。根据本发明的说明书的描述和附图，其他主题和新颖特征将变得明显。

根据本发明的一个实施例，提供了一种半导体器件，其包括：主电路，输出用于请求写入数据的第一写入请求信号；总线，接收数据和第一写入请求信号；总线控制单元，布置在总线上，生成用于数据的错误检测码，并生成第二写入请求信号，第二写入请求信号包括与在第一写入请求信号中包括的第一地址信息相对应的第二地址信息；以及存储器控制器，在存储器的存储区中将从总线传输的数据写入由从总线传输的第一写入请求信号指定的地址的存储区，并将从总线传输的错误检测码写入由从总线传输的第二写入请求信号指定的地址的存储区。

根据本发明的另一实施例，提供了一种半导体器件，包括：主电路，生成用于请求读取写入存储器的数据的第一读取请求信号；总线，接收第一读取请求信号；总线控制单元，布置在总线上，并且生成第二读取请求信号，第二读取请求信号包括与第一读取请求信号中包括的第一地址信息相对应的第二地址信息；以及存储器控制器，在存储器的存储器中读取存储在由从总线传输的第一读取请求信号指定的地址的存储区中的数据并且读取存储在由从总线传输的第二读取请求信号指定的地址的存储区中的用于数据的错误检测码。

根据上述一个实施例，可以提供能够提高可靠性的半导体器件和配备有该半导体器件的半导体系统。

附图说明

图1是示出根据第一实施例的半导体系统的一个配置示例的框图。

图2是示出在图1所示半导体器件中提供的数据写入电路部分的第一具体配置示例的框图。

图3是示出图2所示半导体器件的写入操作的一个示例的流程图。