[发明专利]一种基于二级查表的64B/66B编码器及编码方法有效
申请号: | 201811307961.1 | 申请日: | 2018-11-05 |
公开(公告)号: | CN109347484B | 公开(公告)日: | 2022-07-12 |
发明(设计)人: | 哈云雪;徐丹妮;唐金锋;刑宗歧 | 申请(专利权)人: | 西安微电子技术研究所 |
主分类号: | H03M13/00 | 分类号: | H03M13/00 |
代理公司: | 西安通大专利代理有限责任公司 61200 | 代理人: | 徐文权 |
地址: | 710065 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本发明公开了一种基于二级查表的64B/66B编码器及编码方法,对大小为2 |
||
搜索关键词: | 一种 基于 二级 64 66 编码器 编码 方法 | ||
【主权项】:
1.一种基于二级查表的64B/66B编码器,其特征在于,包括第一锁存器模块(1),一级编码模块(2),通道划分模块(3),第二锁存器模块(4),二级编码模块(5),数据选择模块(6)和状态机控制模块(7);其中,第一锁存器模块(1)用于对输入的64bit数据进行缓存,并将缓存的64bit数据发送给第二锁存器模块(4);一级编码模块(2)用于根据输入的8bit控制信息xgmii_txc译出部分块类型,并产生同步头,将同步头发送给第二锁存器模块(4),将接收的8bit控制信息txc[7:0]和一级编码结果发送给二级编码模块(5);通道划分模块(3)用于将输入并行的64bit分成第0至第7共8个通道,每个通道一个字节,并将划分后的8个字节发送给二级编码模块(5);第二锁存器模块(4)用于时序匹配以及数据缓存,缓存接收到的第一锁存器模块(1)发送的64bit数据以及一级编码模块(2)发送的同步头,并使得第二锁存器模块(4)的输出和二级编码模块(5)的输出同一时刻到达数据选择模块(6);二级编码模块(5)用于根据一级编码模块(2)的结果block_type,结合通道划分模块(3)输出的第0通道和第3通道的原始码字lane_0[7:0]、lane_3[7:0],得到全部的块类型Block TypeField,并将通道划分模块(3)输出的8个通道的值根据XGMII控制符映射表进行字节映射,得到编码数据encode;将8bit块类型Block Type Field、通道0至通道7的编码数据encode和8bit控制信息xgmii_txc发送至数据选择模块(6);同时将用Block Type Field产生的块结构字t_blk_type输出至状态机控制模块(7);数据选择模块(6)根据状态机控制模块(7)输出的使能信号判断接收数据是否输出,如果能输出,就输出66bit带同步头的据编码结果,数据编码结果包括2bit的同步头和64bit的编码数据encode;如果不能输出,就输出错误标识;状态机控制模块(7)用于根据二级编码后得到的块类型来判断码流的合法性,并将判断结果作为控制信号发送至数据选择模块(6)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所,未经西安微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811307961.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类