[发明专利]具有低比导通电阻的横向高压器件在审
| 申请号： | 201811288618.7 | 申请日： | 2018-10-31 |
| 公开（公告）号： | CN109411540A | 公开（公告）日： | 2019-03-01 |
| 发明（设计）人： | 周锌;赵凯;马阔;王睿迪;乔明;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/739;H01L29/40;H01L29/06 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 敖欢;葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种具有低比导通电阻的横向高压器件，包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、介质层、多晶硅栅、源极金属和漏极金属；在所述第二型掺杂杂质阱区到第一型掺杂杂质阱区之间区域的正上方及左右两侧的介质层中还设置有n个电极，n≥2，n个电极中任意两电极在第二型掺杂杂质阱区到第一型掺杂杂质阱区的方向上的投影之间有间隔，且每个电极偏置在固定不同的电位，本发明提供的横向高压器件可在提高器件耐压的同时降低器件的导通电阻，有效缓解了横向高压器件导通电阻与耐压之间的矛盾。 | ||
| 搜索关键词： | 掺杂杂质 阱区 横向高压器件 电极 比导通电阻 导通电阻 介质层 耐压 电位 多晶硅栅 降低器件 漏极金属 有效缓解 源极金属 左右两侧 接触区 漂移区 衬底 漏区 偏置 源区 半导体 投影 矛盾 | ||
【主权项】：
1.一种具有低比导通电阻的横向高压器件，其特征在于：包括第二型掺杂杂质半导体衬底(1)；形成于所述第二型掺杂杂质半导体衬底(1)之上的第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)；形成于所述第二型掺杂杂质阱区(4)之中的第二型掺杂杂质接触区(5)和第一型掺杂杂质源区(6)；形成于所述第一型掺杂杂质漂移区(3)之中的第一型掺杂杂质阱区(7)；形成于第一型掺杂杂质阱区(7)之中的第一型掺杂杂质漏区(8)；形成于所述第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)上方及左右两侧的第一介质层(9)；形成于所述第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)两侧的第二介质层(15)；所述第一介质层(9)中设置有多晶硅栅(10)、源极金属(12)和漏极金属(13)；在所述第二型掺杂杂质阱区(4)到第一型掺杂杂质阱区(7)之间环绕第一型掺杂杂质漂移区(3)的第一介质层(9)中还设置有n个电极(11)，n≥2；所述n个电极中任意两电极在从第二型掺杂杂质阱区(4)到第一型掺杂杂质阱区(7)的方向上的投影之间有间隔，第i个电极的下表面与第一型掺杂杂质漂移区(3)上表面之间的距离Hi大于Vi/Ei.max9，第i个电极的内表面与第一型掺杂杂质漂移区(3)外表面之间的距离Wi大于Vi/Ei.max15，其中，Vi为第i个电极上的电压，Ei.max9为第一介质层9临界击穿电场，Ei.max15为第二介质层(15)临界击穿电场，i＝1、2、3…n；各电极(11)上的电压均接入固定偏置，每个电极电压不同，且各电极上的电压均小于所述横向高压器件的击穿电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811288618.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
