[发明专利]一种基于忆阻器阵列的识别系统

摘要

本发明公开了一种基于忆阻器阵列的识别系统，包括图像采集模块、神经网络模块、通讯模块、FPGA模块、微处理器模块、数模转换模块以及忆阻器阵列；所述神经网络模块与所述图像采集模块连接，所述神经网络模块通过所述通讯模块与所述FPGA模块连接，所述FPGA模块连接分别与所述微处理器模块和所述数模转换模块连接，所述忆阻器阵列与所述数模转换模块连接。本发明搭建了一种忆阻器阵列电路接口，为忆阻器阵列电路提供有限的输入，方便科研人员在忆阻器技术方面的丰富性研究。并可代替大量的电子突触运算，极大的节省了研究人员的精力和研究机构的研究成本。

主权项

1.一种基于忆阻器阵列的识别系统，其特征在于：包括图像采集模块、神经网络模块、通讯模块、FPGA模块、微处理器模块、数模转换模块以及忆阻器阵列；所述神经网络模块与所述图像采集模块连接，所述神经网络模块通过所述通讯模块与所述FPGA模块连接，所述FPGA模块连接分别与所述微处理器模块和所述数模转换模块连接，所述忆阻器阵列与所述数模转换模块连接；所述图像采集模块对目标图像进行采集，并将其采集得到的图像发送至所述神经网络模块；所述神经网络模块采用人工神经网络对所述图像采集模块采集的图像进行识别，并将识别之后的结果通过所述通讯模块发送至所述FPGA模块；所述神经网络模块的规模取决于输入变量的个数m和识别类型的个数n；所述FPGA模块对所述神经网络模块发送过来的数据分解成数字信号，并将其逐一传送给所述数模转换模块，同时为数模转换模块提供时序；所述FPGA模块与所述微处理器模块连接，实现数据的读取、存储以及计算；所述数模转换模块根据输入变量的个数设计成m路数模转换器；并根据所述FPGA模块提供的时序接收所述FPGA模块传送过来的数据，输出对应的的模拟信号至所述忆阻器阵列；所述忆阻器阵列为由二极管同忆阻器串联之后，再通过级联的方式扩展形成的n*m阵列；所述忆阻器阵列的输出端连接有运放，在所述忆阻器阵列与所述运放连接的线路上设有按键开关SW，所述忆阻器阵列连接有电阻Rx，所述Rx接地；所述忆阻器阵列与所述数模转换模块连接，并接收所述数模转换模块输入的模拟信号并对所输入的模拟信号进行处理，输出信号为其中，i表示输入变量，i＝1,2,…,m；j表示识别类型，j＝1,2,…,n；W_ij表示忆阻器阵列中对应忆阻器的权重，所述输出信号经运放后，发送至所述微处理器模块；所述微处理器模块分别与所述FPGA模块和所述忆阻器阵列连接，接收经所述忆阻器阵列处理过的信号并处理输出结果最终根据输出结果得到识别的图像类型。