[发明专利]数据处理在审

专利信息
申请号: 201811216383.0 申请日: 2018-10-18
公开(公告)号: CN109711202A 公开(公告)日: 2019-05-03
发明(设计)人: 纪劳姆·松;弗雷德里克·吉恩·丹尼斯·阿萨恩托;卡洛·达里奥·法纳拉;乔斯林·法兰考斯·奥瑞恩·若贝尔 申请(专利权)人: ARM有限公司
主分类号: G06F21/75 分类号: G06F21/75
代理公司: 北京东方亿思知识产权代理有限责任公司 11258 代理人: 林强
地址: 英国*** 国省代码: 英国;GB
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开涉及数据处理。数据处理电路包括:一组两个或更多个计算单元,其用于执行相应的计算操作;指令解码器,其用于对连续的数据处理指令进行解码,并且对于给定的数据处理指令,控制所述计算单元中的一者或多者以执行执行所述给定的数据处理指令所需的那些计算操作;以及控制电路,其在执行所述给定的数据处理指令期间,响应于所述给定的数据处理指令,控制所述计算单元中的一个或多个其他计算单元以执行除了执行所述给定的数据处理指令所需的计算操作之外的另外的计算操作。
搜索关键词: 数据处理指令 计算操作 计算单元 数据处理 数据处理电路 指令解码器 控制电路 解码 响应
【主权项】:
1.一种数据处理电路,包括:两个或更多个计算单元的组,其用于执行相应的计算操作;指令解码器,其用于对连续的数据处理指令进行解码,并且对于给定的数据处理指令,控制所述计算单元中的一者或多者以执行执行所述给定的数据处理指令所需的那些计算操作;以及控制电路,其在执行所述给定的数据处理指令期间,响应于所述给定的数据处理指令,控制所述计算单元中的一个或多个其他计算单元以执行除了执行所述给定的数据处理指令所需的计算操作之外的另外的计算操作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811216383.0/,转载请声明来源钻瓜专利网。

同类专利
  • 芯片自毁系统以及方法-201910641350.9
  • 刘建云;陈岚 - 中国科学院微电子研究所
  • 2019-07-16 - 2019-10-08 - G06F21/75
  • 本发明公开了一种芯片自毁系统以及方法,本发明技术方案可以通过采集电路采集被保护芯片所处环境参数,所述处理器可以基于所述环境参数判断是否满足自毁条件,在满足所述自毁条件时,产生控制信号,用于驱动升压电路为所述保护芯片提供设定的高压信号,以毁坏所述被保护芯片,从而可以在所述被保护芯片受到物理攻击时,自动毁坏所述被保护芯片,避免重要信息的泄露。
  • 边界扫描设计环境下一种安全的密码芯片可测试性设计结构-201910278520.1
  • 王伟征;王威;蔡烁 - 长沙理工大学
  • 2019-04-09 - 2019-07-16 - G06F21/75
  • 本发明公开了边界扫描设计环境下一种保护AES密码芯片免受扫描攻击的可测试性设计结构。该安全的可测试性设计结构在常规边界扫描设计结构的基础上引入了移位使能逻辑、扫描链模式切换复位逻辑和密钥隔离逻辑。移位使能逻辑用于在功能模式下禁用扫描移位操作;扫描链模式切换复位逻辑使芯片在从功能模式切换到测试模式时首先执行一次复位操作,从而保护了存储在扫描链中的机密信息;密钥隔离逻辑用于在测试模式下隔离加密密钥,从而阻止攻击者在测试模式下获取密钥信息。本发明没有引入新的输入、输出信号,仅需要很少的硬件开销,能够对芯片进行自动保护,在不折损电路可测试性的前提下,能够抵御所有潜在的基于扫描的侧信道攻击。
  • 一种防破解电路模块及防破解电路模块的设计方法-201711180642.4
  • 张崇茜;史可鑫;丁仲 - 北京芯愿景软件技术有限公司
  • 2017-11-23 - 2019-05-31 - G06F21/75
  • 一种防破解电路模块及防破解电路模块的设计方法,能够提高芯片的防破解能力,使得逆向工程的成功率降到最低。该防破解电路模块包括至少两种不同的版图结构,所述至少两种不同的版图结构具有相同的电路结构和相同的金属层数,其中每种版图结构至少包括两层金属层,每种版图结构的连接孔的位置是相同的,通过连接孔进行连接的金属线至少一层不相同。当破解者采用不同版图结构的多颗芯片进行逐层解剖拍照时,得到的版图数据为不同版图结构组合而成的版图数据,即错误的版图数据,继而根据这些图像提取的电路结构图与原设计的电路结构图不同,因此提高了芯片的防破解能力。
  • 一种用于在线系统编程的方法和高安全电路-201910007124.5
  • 刘慧;谢文录 - 华大半导体有限公司
  • 2019-01-04 - 2019-05-10 - G06F21/75
  • 本发明涉及一种用于在线系统编程ISP的方法,包括:对在线系统编程ISP数据进行加密;将经加密的ISP数据转换成电压信号,其中所述电压信号具有至少两个非零电平值,所述非零电平值用于表征数值;将所述电压信号传输至待编程系统;在待编程系统处将所述电压信号转换成经加密的ISP数据;将经加密的ISP数据解密成ISP数据;以及使用ISP数据执行在线系统编程。本发明还涉及一种高安全电路。通过该方法或该系统,可以显著提高在线系统编程的安全性。
  • 一种安全芯片-201821354551.8
  • 丁仲;丁柯;张崇茜 - 北京芯愿景软件技术有限公司
  • 2018-08-22 - 2019-05-10 - G06F21/75
  • 本实用新型涉及一种安全芯片,包含第一中央处理单元(CPUS)和第二中央处理单元(CPU),第一中央处理单元用于执行芯片引导程序,第二中央处理单元用于执行用户程序,第一中央处理单元执行完成引导程序后,指示第二中央处理单元执行用户程序,第二中央处理单元无法执行引导程序,以提高芯片安全。
  • 基于FPGA局部可重构硬件木马安全防护方法及装置-201811219001.X
  • 赵毅强;宋凯悦;叶茂;刘燕江 - 天津大学
  • 2018-10-19 - 2019-03-29 - G06F21/75
  • 本发明涉及集成电路可信任性检测技术领域,为提出保护集成电路不受硬件木马侵袭,提出一种基于FPGA动态可重构技术对硬件木马的安全防护,达到硬件木马电路的抗植入。本发明,基于FPGA局部可重构硬件木马安全防护方法及装置,由在SoC芯片上植入的安全监控SM模块、信号探测网络SPN模块、配置和控制处理器CCPRO模块构成;安全监视器SM是一个可配置的引擎,由有限状态机实现;信号探测网SPN是一个分布式的管道网络,由多个多路选择器组成并支持多个时钟域,选择其中的监控信号并将其传输到安全监视器,本发明主要应用于设计制造场合。
  • 一种基于电磁频谱水印的IP核保护方法-201610606000.5
  • 赵毅强;何家骥;刘阿强;辛睿山;薛文佳 - 天津大学
  • 2016-07-25 - 2019-03-26 - G06F21/75
  • 本发明公开了一种基于电磁频谱水印的IP核保护方法,首先,获得待保护的IP电路的电磁辐射信息,并利用傅里叶变换将时域信息转换到频域信息,得出信号的频谱分量及其对应的能量;然后,通过分析确定植入水印电路的运行频率,对IP电路植入由奇数个反相器级联构成的环形振荡器作为水印电路,获得植入有环形振荡器的IP电路在运行过程中释放出的电磁辐射信息形成“电磁水印”,傅里叶变换后获得的参考频谱作为该IP电路的指纹信息。利用本发明方法能够有效地对自主设计IP核进行保护,同时能够将对原始IP核的影响降低到最小,在IP核被非法使用时,能够为IP版权的鉴定提供依据。
  • 拟态任务处理机-201820126120.X
  • 夏翔;石海峰;刘江;王炜;汪晓伟 - 知新思明科技(北京)有限公司
  • 2018-01-25 - 2018-11-09 - G06F21/75
  • 本实用新型公开了一种拟态任务处理机,涉及电子信息技术领域。所述拟态任务处理机包括:拟态调度器、外部接口组和n个异构处理器,n≥1;n个异构处理器相互独立;所述拟态调度器分别与所述外部接口组和任意一个异构处理器连接;拟态调度器包括FPGA芯片板和集成在FPGA芯片板上的n个相互独立的PCIe硬核控制器;PCIe硬核控制器与异构处理器一一对应连接。本实用新型所述拟态任务处理机包括FPGA和多个处理器,FPGA作为拟态调度器,调度三个同时运行的异构处理器运行,实现降低拟态任务处理机所在通信系统安全风险,保证通信系统安全可靠。
  • 一种抗攻击系统、方法以及电子设备-201610903104.2
  • 王宇建 - 国民技术股份有限公司
  • 2016-10-18 - 2018-04-24 - G06F21/75
  • 本发明公开一种抗攻击系统、方法以及电子设备,该抗攻击系统包括检测电路,在设备或系统被攻击时输出攻击报警信号;计数电路,连接所述检测电路,统计第一预设时间内收到的所述攻击报警信号的数量,并输出所述数量;比较电路,连接所述计数电路,比较所述数量是否大于预设阈值,在大于所述预设阈值时输出延时启动信号;延时控制电路,连接所述比较电路,在接收到所述延时启动信号时,向所述设备或系统发出延时控制信号,使得所述设备或系统在第二预设时间内停止对工作指令/服务请求的响应。通过上述系统,能够采用时间延缓措施使得在设备或系统在一段时间内不能被攻击,进而减少在一段时间内设备或系统被攻击的次数,提高设备或系统的抗攻击能力。
  • 用于芯片顶层防护层的多路随机哈密顿回路生成方法-201710636671.0
  • 赵毅强;辛睿山;王佳;李跃辉 - 天津大学
  • 2017-07-31 - 2017-12-15 - G06F21/75
  • 本发明涉及芯片顶层金属防护层生成技术,为增加防护层区域内的布线数量,提高攻击者识别的难度。为此,本发明采用的技术方案是,用于芯片顶层防护层的多路随机哈密顿回路生成方法,步骤如下1)生成点阵图;2)在所有回路中随机选择两个回路;3)判断选出的两条单元回路是否具有相邻边;4)判断中心区域是否还存在未被合并的单元回路,若存在,则执行步骤2;若不存在,则执行步骤5;5)在所有回路中随机选择两个回路,若两回路分别属于不同的边界区域,则重新选择;6)判断选出的两条回路是否具有相邻边;7)重复步骤5与步骤6,直到剩余所需数目的随机哈密顿回路为止。本发明主要应用于设计制造场合。
  • 一种物理不可克隆电路结构-201611255571.5
  • 苏琳琳;盛敬刚;陈冈;丁义民;岳超;侯艳;许秋林 - 北京同方微电子有限公司
  • 2016-12-30 - 2017-11-24 - G06F21/75
  • 本发明公开了一种物理不可克隆电路结构,其包括n个无源导体组和n个异或单元,每个无源导体组包括m个无源导体,每个无源导体包括第一端和第二端,每个无源导体的第一端与电源连接,每个无源导体的第二端与异或单元的输入端连接;属于同一无源导体组内的无源导体的第二端连接同一异或单元的输入端;在该电路结构中,利用无源导体的宽度和/或间距差别来实现无源导体连通的随机性,进而实现PUF功能。而且由于无源导体的连通与断开在制造完成后即可达到稳定状态,其不会受芯片工作环境的影响,而且不需要大量的纠错码电路作为后处理电路。因此,该电路结构的性能较为稳定,而且避免了需要较大规模的纠错码电路来保证数据的正确性。
  • 数据安全装置及其防拆机网络-201210538518.1
  • 秦云川;冯婷;李肯立;首南青;余思阳 - 深圳市证通电子股份有限公司
  • 2012-12-13 - 2017-11-03 - G06F21/75
  • 一种数据安全装置及其防拆机网络,该防拆机网络包括一开关矩阵,其具有多个开关节点,相邻开关节点之间有电路连通,每个开关节点对应一个控制状态并能够受控而处于多个开关状态之一,这些开关节点的控制状态组成一控制序列,这些开关节点的开关状态组成一开关序列,每个开关序列对应一网络路径;该开关矩阵是存在多条哈密尔顿路径的;用以控制这些开关节点连接成这多条哈密尔顿路径的多个控制序列是预先计算出来并保存在一ROM存储器的。本发明可以有效地防止攻击者使用逆向工程方法获取防拆机网络结构而进行的攻击。
  • 防拆机网络用控制器及数据安全装置-201310017186.7
  • 秦云川;冯婷;李肯立;首南青;余思阳 - 深圳市证通电子股份有限公司
  • 2013-01-17 - 2017-04-26 - G06F21/75
  • 一种防拆机网络控制器及数据安全装置,该控制器包括一PUF单元,用以产生一随机数;一ROM单元,其使用该随机数作为地址索引,而给出一第一序列以控制一外部装置和对应于该第一序列的一第二序列;以及一匹配单元,其将该第二序列与该外部装置响应该第一序列的控制所产生的输出进行匹配,并在匹配不成功时输出一告警信号。该数据安全装置包括由一开关节点矩阵中的开关节点相互连接形成的一防拆机网络和如上所述的一控制器,该防拆机网络是能够受该控制器控制而连成不同的哈密尔顿路径的。本发明可有效防止所述的放拆机网络被攻击者通过逆向工程进行攻击,进而增强安全性。
  • 一种集成电路IP配置参数加密、解密方法及装置-201510431494.3
  • 黄国勇;杨若海 - 深圳市同创国芯电子有限公司
  • 2015-07-21 - 2015-12-02 - G06F21/75
  • 本发明公开一种集成电路IP配置参数加密、解密方法及加密、解密装置,加密方法包括按照预设的第一加密算法使用第一密钥对IP配置参数进行加密生成参数密文,进行编码;按照预设的第二加密算法使用第二密钥对第一密钥进行加密生成密钥密文,进行编码;对编码后的参数密文和编码后的密钥密文进行保存。解密方法包括读取编码后的密钥密文进行解码得到密钥密文,按照预设的第二解密算法使用第三密钥进行解密得到第一密钥;读取编码后的参数密文进行解码得到参数密文,按照预设的第一解密算法使用所述第一密钥进行解密得到IP配置参数。本发明通过以上技术方案,解决现有的集成电路IP配置参数加密、解密方案不完善的问题。
  • 时钟充电域逻辑-201380059134.4
  • 丹尼尔·F·亚尼特;布伦特·阿诺德·迈尔斯 - 科欧罗基克斯有限公司
  • 2013-10-30 - 2015-07-15 - G06F21/75
  • 本发明使用相同的方法提供了优选的数字逻辑单元和方法,用于为逻辑块供电。一个数字逻辑单元可包括一电荷存储器件,一逻辑块,以及至一电源的连接。电荷存储器件可以是一电容。电容或其它电荷存储器件可从逻辑块或电源中断开,以为电容放电,并且随后通过电源连接连接至电源,以为电容充电。电容可从电源的接地连接中断开,而电容仍在放电。在通过电源充电后,电容也可以从电源(包括接地)中断开,并连接逻辑块,以为逻辑块供电。
  • 集成电路设计保护装置及其方法-201310227528.8
  • 郭东政;陈圣凯 - 力旺电子股份有限公司
  • 2013-06-08 - 2014-05-07 - G06F21/75
  • 本发明公开了一种集成电路设计保护装置,包括切换装置以及非易失性内存。切换装置包括M个输入端口、N个输出端口、N个多路复用器以及S个选择端。上述N个多路复用器的每个多路复用器包括I个输入端、一输出端以及至少一选择端。上述I个输入端耦接于上述M个输入端口中的I个输入端口。上述输出端耦接于上述N个输出端口中的一个输入端口。非易失性内存耦接于切换装置的S个选择端,用以提供多个选择码到切换装置。由此,只有集成电路设计者才知道正确的选择码,故可确实地提升集成电路于设计及制造的安全性,并防止集成电路设计被非法地复制或盗取。
  • 内外网物理隔离计算机主机-201220490432.1
  • 张驰;李玉杰;马志程;靳丹;韩旭杉;张华峰 - 甘肃省电力公司信息通信公司;甘肃省电力公司;国家电网公司
  • 2012-09-24 - 2013-05-15 - G06F21/75
  • 本实用新型提供了一种内外网物理隔离计算机主机。该内外网物理隔离计算机包括:第一数据传输装置,用于传输第一保密级别的数据;第二数据传输装置,用于传输第二保密级别的数据;第一数据处理装置,与第一数据传输装置连接,用于处理第一保密级别的数据;第二数据处理装置,与第二数据传输装置连接,用于处理第二保密级别的数据;外设接口,用于连接外设设备;切换控制器,分别与第一数据处理装置、第二数据处理装置、和外设接口连接,用于切换外设接口与第一数据处理装置或第二数据处理装置的连接状态,其中,第一数据处理装置和第二数据处理装置布置在同一机箱内。从而保证了保密级别不同的数据相互隔离,并达到内外网瞬时切换的技术效果。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top