[发明专利]取样及保持电路在审
| 申请号： | 201811137682.5 | 申请日： | 2018-09-28 |
| 公开（公告）号： | CN109617542A | 公开（公告）日： | 2019-04-12 |
| 发明（设计）人： | 庄嵋箴;艾伦·罗斯 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H03K17/22 | 分类号： | H03K17/22;H03K17/24 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 康艳青;姚开丽 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 取样及保持(S/H)电路包括电容耦接到第一电压的取样节点和从输入携带信号的输入线。S/H电路还可以包括一个或多个晶体管，其将输入线耦接到取样节点。S/H电路还可以包括耦接到一个或多个晶体管的一个或多个源极或漏极的开关和第二电压。S/H电路还可以包括耦接到开关的保持电路和一个或多个晶体管的一个或多个栅极的保持电路，保持电路被配置成在取样期间打开输入和取样节点之间的输入线。 | ||
| 搜索关键词： | 电路 取样节点 输入线 晶体管 取样 携带信号 电容 漏极 源极 配置 | ||
【主权项】：
1.一种取样及保持电路，其特征在于，包括：电容组件，将取样节点耦接到第一电压；两个晶体管，耦接输入线到所述取样节点；开关，耦接在所述两个晶体管中的第一个晶体管的源极和所述两个晶体管中的第二个晶体管的漏极之间，所述开关还耦接到第二电压；以及保持电路，耦接到所述开关和所述一个或多个晶体管的一个或多个栅极，所述保持电路配置成在取样期间断开所述输入和所述取样节点之间的所述输入线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811137682.5/，转载请声明来源钻瓜专利网。
