[发明专利]一种倒装焊芯片的HTCC系统级封装结构及封装方法有效
| 申请号： | 201811102793.2 | 申请日： | 2018-09-20 |
| 公开（公告）号： | CN109411370B | 公开（公告）日： | 2020-09-18 |
| 发明（设计）人： | 张小龙;龚科;周国昌;李文琛;王鼎 | 申请（专利权）人： | 西安空间无线电技术研究所 |
| 主分类号： | H01L21/56 | 分类号： | H01L21/56;H01L23/31;H01L23/367;H01L23/498;H01L25/065 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 张丽娜 |
| 地址： | 710100*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种倒装焊芯片的HTCC系统级封装结构及封装方法，尤其涉及一种适用于大功耗倒装焊芯片的HTCC一体化系统级封装结构，所述的大功耗是指倒装焊芯片的功耗不小于10W，属于系统级封装技术领域。本发明的一种适用于大功耗倒装焊芯片的数模混合高集成度HTCC一体化系统级封装结构，与现有封装结构相比，既解决了大功耗芯片散热、倒装焊和金丝键合工艺兼容的难题，又通过双密封腔体设计提高了系统集成度；满足星载数字类陶瓷系统级封装的需求，有较强的实用性和广阔的市场应用前景。 | ||
| 搜索关键词： | 一种 倒装 芯片 htcc 系统 封装 结构 方法 | ||
【主权项】：
1.一种倒装焊芯片的HTCC系统级封装结构，其特征在于：该封装结构包括HTCC基板(1)、上腔体围框(2)、上腔体盖板(3)、下腔体围框(4)、下腔体盖板(5)、CGA引脚阵列(6)和散热片(7)；散热片(7)和上腔体盖板(3)并排放置在HTCC基板(1)的上方，在HTCC基板(1)和上腔体盖板(3)之间安装上腔体围框(2)，CGA引脚阵列(6)的中心带有空腔，下腔体盖板(5)位于CGA引脚阵列(6)的中心空腔内，CGA引脚阵列(6)和下腔体盖板(5)位于HTCC基板(1)的下表面，在HTCC基板(1)和下腔体盖板(5)之间安装下腔体围框(4)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安空间无线电技术研究所，未经西安空间无线电技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811102793.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装及其形成方法
- 下一篇：叠层集成电路封装结构的封装方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
