[发明专利]一种基于S盒优化的AES算法硬件电路实现方法在审
| 申请号： | 201810974662.7 | 申请日： | 2018-08-24 |
| 公开（公告）号： | CN109274482A | 公开（公告）日： | 2019-01-25 |
| 发明（设计）人： | 杨家昌;熊晓明;陈晓斌 | 申请（专利权）人： | 广东工业大学;佛山芯珠微电子有限公司 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06 |
| 代理公司： | 广州粤高专利商标代理有限公司 44102 | 代理人： | 林丽明 |
| 地址： | 510006 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及了一种基于S盒优化的AES算法硬件电路实现方法，包括：调整AES解密算法中轮函数的运算顺序、采用复合域降阶结合费马小定理的方式对AES算法字节替换层S盒设计优化、AES字节替换层S盒与逆S盒的合并及优化、通过矩阵分解对列混淆变换层优化。本发明调整优化后，组成了一条新的加密/解密数据通路，共享部分资源，降低了硬件资源开销，同时采用有限域降阶方法设计优化合并S盒运算单元，大大降低了硬件面积。 | ||
| 搜索关键词： | 优化 硬件电路实现 设计优化 字节替换 降阶 加密/解密数据 硬件资源开销 解密算法 矩阵分解 运算单元 运算顺序 合并 变换层 复合域 轮函数 混淆 共享 | ||
【主权项】：
1.一种基于S盒优化的AES算法硬件实现方法，其特征在于，所述方法包括以下步骤：S1：调整AES解密算法中轮函数的运算顺序；S2：采用复合域降阶结合费马小定理的方式对AES算法字节替换层S盒设计优化；S3：AES字节替换层S盒与逆S盒的合并及优化；S4：通过矩阵分解对列混淆变换层优化。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东工业大学;佛山芯珠微电子有限公司，未经广东工业大学;佛山芯珠微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810974662.7/，转载请声明来源钻瓜专利网。
