[发明专利]一种基于传输门和SET检测的抗辐射触发器电路

摘要

本发明公开了一种基于传输门和SET检测的抗辐射触发器电路，该抗辐射触发器电路是由时钟反相器链电路、D输入反相器链电路、置位复位信号产生电路、主DICE锁存电路和从DICE锁存电路组成；本发明的技术方案采用SET检测技术，采样的数据直接送入主DICE锁存器锁存起来，然后通过置位复位信号产生电路来判断送入的数据是否是SET脉冲来决定是否需要对触发器进行置位或者复位，从而可以减少延时滤波产生的较大的建立时间，从而使触发器的时序性能更好。

主权项

1.一种基于传输门和SET检测的抗辐射触发器电路，其特征在于：所述抗辐射触发器电路包括时钟反相器链电路、D输入反相器链电路、置位复位信号产生电路、主DICE锁存电路和从DICE锁存电路；外部的时钟信号CK分别输入到时钟反相器链电路和置位复位信号产生电路，外部的时钟信号CK经时钟反相器链电路生成二路同相时钟信号bclk1、bclk2和二路反相时钟信号nclk1、nclk2；外部数据信号D分别输入到D输入反相器链电路和置位复位信号产生电路，外部数据信号D经D输入反相器链电路生成二路数据信号d1、d2；时钟信号CK、数据信号D、D输入反相器链电路生成二路数据信号d1、d2和二路反相时钟信号nclk1和nclk2以及一路同相时钟信号bclk2经置位复位信号产生电路后输出置位信号sn和复位信号r；数据信号D、二路同相时钟信号bclk1、bclk2、二路反相时钟信号nclk1、nclk2和一路数据信号d2以及置位信号sn和复位信号r输入到主DICE锁存电路，经主DICE锁存电路后输出二路数据信号m1、m2；二路同相时钟信号bclk1和bclk2、二路反相时钟信号nclk1和nclk2、置位信号sn和复位信号r以及主DICE锁存电路输出的二路数据信号m1和m2均输入到从DICE锁存电路，然后经从DICE锁存电路后输出数据信号Q；所述时钟反相器链电路是由6个PMOS管PM1、PM2、PM3、PM4、PM5、PM6和6个NMOS管NM1 、NM2、NM3、NM4、NM5、NM6组成；所述PM1和NM1、PM2和NM2、PM3和NM3、PM4和NM4、PM5和NM5、PM6和NM6分别构成一反相器，所述时钟信号CK与反相器PM1和NM1的输入端连接，经反相器PM1和NM1后产生反相时钟信号nclk1；所述反相器PM2和NM2的输入端与反相器PM1和NM1的输出端连接，经反相器PM2和NM2后产生同相时钟信号bclk1；所述反相器PM3和NM3的输入端与时钟信号CK连接，输出端与反相器PM4和NM4的输入端连接，所述反相器PM5和NM5的输入端与反相器PM4和NM4的输出端连接，其输出端与反相器PM6和NM6的输入端连接，时钟信号CK经反相器PM3和NM3、PM4和NM4、PM5和NM5后产生反相时钟信号nclk2，再经反相器PM6和NM6后产生同相时钟信号bclk2；所述D输入反相器链电路是由2个PMOS管PM7、PM8和2个NMOS管NM7 、NM8、组成；所述PM7和NM7、PM8和NM8分别构成一反相器；所述数据信号D与反相器PM7和NM7的输入端连接，经反相器PM7和NM7后产生数据信号d1；所述反相器PM8和NM8的输入端与反相器PM7和NM7的输出端连接，经反相器PM8和NM8后产生数据信号d2；所述置位复位信号产生电路是由10个PMOS管PM9、PM10、PM11、PM12、PM13、PM14、PM15、PM16、PM17 、PM18和10个NMOS管NM9 、NM10、NM11、NM12、NM13、NM14、NM15、NM16、NM17、NM18组成；所述PM9和NM9的栅极与时钟信号CK的输出端连接；所述PM10和NM10的栅极与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接，所述PM11和NM11的栅极与D输入反相器链电路生成的数据信号d2的信号输出端连接，所述PM12和NM12的栅极与D输入反相器链电路生成的数据信号d1的信号输出端连接，所述PM13和NM13的栅极外接数据信号D；所述PM9、PM10、PM11、PM12、PM13的源极均外接电源；所述PM9、PM10、PM11、PM12、PM13的漏极均与置位复位信号产生电路的置位信号sn的信号输出端连接；所述NM9的漏极与PM13的漏极连接，NM9的源极与NM10的漏极相连，NM10的源极与NM11的漏极相连，NM11的源极与NM12的漏极相连，NM12的源极与NM13的漏极相连，NM13的源极接地；所述PM14和NM18的栅极与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接；所述PM15和NM17的栅极与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接，所述PM16和NM16的栅极与D输入反相器链电路生成的数据信号d2的信号输出端连接，所述PM17和NM15的栅极与D输入反相器链电路生成的数据信号d1的信号输出端连接，所述PM18和NM14的栅极外接数据信号D；所述PM14的源极外接电源；所述PM14的漏极与PM15的源极连接，所述PM15的漏极与PM16的源极连接，所述PM16的漏极与PM17的源极连接，PM17的漏极与PM18的源极连接，所述PM18的漏极与NM18的漏极连接，所述NM14、NM15、NM16、NM17、NM18的漏极均与置位复位信号产生电路的复位信号r的信号输出端连接；所述NM14、NM15、NM16、NM17、NM18的源极均接地；所述主DICE锁存电路是由14个PMOS管PM19、PM20、PM21、PM22、PM23、PM24、PM25、PM26、PM27 、PM28、PM29、PM30、PM31、PM32和16个NMOS管NM19 、NM20、NM21、NM22、NM23、NM24、NM25、NM26、NM27、NM28、NM29、NM30、 NM31 、NM32、NM33、NM34以及四个传输门TM1、TM2、TM3和TM4组成；所述PM19的栅极外接数据信号D，并与NM19的栅极相连，PM19的源极外接电源，漏极分别与NM19的漏极和传输门TM1的左侧数据输入端口连接，所述传输门TM1的右侧数据端口分别与PM23的栅极、PM22和NM22的漏极以及NM28的栅极连接；所述PM20的栅极外接数据信号d2，并与NM20的栅极相连，PM20的源极外接电源，漏极分别与NM20的漏极和传输门TM2的左侧数据输入端口连接，所述传输门TM2的右侧数据端口分别与PM27的栅极、PM26和NM26的漏极以及NM24的栅极连接；所述PM21的栅极分别与PM28和NM28的漏极、NM25的栅极相连，PM21的源极外接电源，漏极与PM22的源极相接；所述PM22的栅极与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接，PM22的漏极分别与NM22的漏极相连；所述NM22的栅极与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接，其源极与NM21的漏极相连；所述NM21的栅极分别与PM25的栅极、PM24和NM24的漏极、PM29和NM29的漏极相连；所述PM23的源极外接电源，PM23的漏极与PM24的源极相连；所述PM24的栅极与置位复位信号产生电路的复位信号r的信号输出端连接，PM24的漏极分别与NM24的漏极连接；所述NM24的源极与NM23的漏极连接，所述NM23的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接；所述PM25的源极外接电源，PM25的漏极分别与PM26的源极相连；所述PM26的栅极与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接，PM26的漏极分别与NM26的漏极连接；所述NM26的栅极与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接，其源极与NM25的漏极连接；所述PM27的源极外接电源，PM27的漏极与PM28的源极相连；所述PM28的栅极与置位复位信号产生电路的复位信号r的信号输出端连接，PM28的漏极分别与NM28的漏极连接；所述NM28的源极与NM27的漏极连接，所述NM27的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接；所述PM29的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接，其源极外接电源，漏极分别与NM29的漏极、传输门TM3的左侧数据输入端口连接；所述NM29的栅极与置位复位信号产生电路的复位信号r的信号输出端连接；所述PM31的栅极和NM32的栅极均与置位复位信号产生电路的置位信号sn的信号输出端连接，PM31的源极外接电源，其漏极分别与传输门TM3的右侧数据输出端口、NM32的漏极连接；所述NM32的源极与NM31的漏极连接，所述NM31的栅极与置位复位信号产生电路的复位信号r的信号输出端连接；所述PM31的漏极输出一路数据信号m1至从DICE锁存电路；所述PM30的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接，其源极外接电源，漏极分别与NM30的漏极、传输门TM4的左侧数据输入端口连接；所述NM30的栅极与置位复位信号产生电路的复位信号r的信号输出端连接；所述PM32的栅极和NM34的栅极均与置位复位信号产生电路的置位信号sn的信号输出端连接，PM32的源极外接电源，其漏极分别与传输门TM4的右侧数据输出端口、NM34的漏极连接；所述NM34的源极与NM33的漏极连接，所述NM33的栅极与置位复位信号产生电路的复位信号r的信号输出端连接；所述PM32的漏极输出另一路数据信号m2至从DICE锁存电路；所述PM21的栅极分别与PM28和NM28的漏极、PM30和NM30的漏极、NM25的栅极相连，PM21的源极外接电源，漏极与PM22的源极相接；所述PM22的栅极与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接，PM22的漏极分别与NM22的漏极相连；所述NM22的栅极与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接，其源极与NM21的漏极相连；所述NM21的栅极分别与PM25的栅极、PM24和NM24的漏极、PM29和NM29的漏极相连；所述PM23的源极外接电源，PM23的漏极与PM24的源极相连；所述PM24的栅极与置位复位信号产生电路的复位信号r的信号输出端连接，PM24的漏极分别与NM24的漏极连接；所述NM24的源极与NM23的漏极连接，所述NM23的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接；所述PM25的源极外接电源，PM25的漏极分别与PM26的源极相连；所述PM26的栅极与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接，PM26的漏极分别与NM26的漏极连接；所述NM26的栅极与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接，其源极与NM25的漏极连接；所述PM27的源极外接电源，PM27的漏极与PM28的源极相连；所述PM28的栅极与置位复位信号产生电路的复位信号r的信号输出端连接，PM28的漏极分别与NM28的漏极连接；所述NM28的源极与NM27的漏极连接，所述NM27的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接；所述PM29的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接，其源极外接电源，漏极分别与NM29的漏极、传输门TM3的左侧数据输入端口连接；所述NM29的栅极与置位复位信号产生电路的复位信号r的信号输出端连接；所述PM31的栅极和NM32的栅极均与置位复位信号产生电路的置位信号sn的信号输出端连接，PM31的源极外接电源，其漏极分别与传输门TM3的右侧数据输出端口、NM32的漏极连接；所述NM32的源极与NM31的漏极连接，所述NM31的栅极与置位复位信号产生电路的复位信号r的信号输出端连接；所述PM31的漏极输出一路数据信号m1至从DICE锁存电路；所述PM30的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接，其源极外接电源，漏极分别与NM30的漏极、传输门TM4的左侧数据输入端口连接；所述NM30的栅极与置位复位信号产生电路的复位信号r的信号输出端连接；所述PM32的栅极和NM34的栅极均与置位复位信号产生电路的置位信号sn的信号输出端连接，PM32的源极外接电源，其漏极分别与传输门TM4的右侧数据输出端口、NM34的漏极连接；所述NM34的源极与NM33的漏极连接，所述NM33的栅极与置位复位信号产生电路的复位信号r的信号输出端连接；所述PM32的漏极输出另一路数据信号m2至从DICE锁存电路；所述NM19、NM20、NM21、NM23、NM25、NM27、NM29、NM30、NM31 、NM33的源极均接地；所述传输门TM1的同相控制端与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接，传输门TM1的反相控制端与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接，所述传输门TM2的同相控制端与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接，传输门TM2的反相控制端与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接，所述传输门TM3的反相控制端与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接，传输门TM3的同相控制端与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接，所述传输门TM4的反相控制端与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接，传输门TM4的同相控制端与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接；所述从DICE锁存电路是由10个PMOS管PM33、PM34、PM35、PM36、PM37、PM38、PM39、PM40、PM41、PM42和10个NMOS管NM35、NM36、NM37、NM38、NM39、NM40、NM41、NM42、NM43、NM44组成；所述PM33的栅极与置位复位信号产生电路的复位信号r的信号输出端连接，源极外接电源，漏极与PM34的源极连接；所述PM34的栅极分别与PM40和NM42的漏极、NM40的栅极和PM41的栅极以及NM43的栅极连接，其漏极与PM35的源极相连；所述PM35的栅极与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接，PM35的漏极分别与NM37的漏极、PM36的栅极、NM42的栅极和主DICE锁存电路中一路数据信号m1的输出端连接；所述NM37的栅极与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接，其源极与NM36的漏极相连；所述NM36的栅极分别与PM36和NM38的漏极、PM38的栅极以及PM42和NM44的栅极连接，其源极与NM35的漏极相连；所述NM35的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接；所述PM36的源极外接电源，漏极与NM38的漏极连接；所述NM38的栅极分别与PM39和NM41的漏极、PM40的栅极和主DICE锁存电路中另一路数据信号m2的输出端连接；所述PM37的栅极与置位复位信号产生电路的复位信号r的信号输出端连接，源极外接电源，漏极与PM38的源极连接；所述PM38的漏极与PM39的源极相连；所述PM39的栅极与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接，PM39的漏极与NM41的漏极连接；所述NM41的栅极与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接，其源极与NM40的漏极相连；所述NM40的源极与NM39的漏极相连；所述NM39的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接；所述PM40的源极外接电源，漏极与NM42的漏极连接；所述PM41的源极外接电源，漏极与PM42的源极连接；所述PM42的栅极与NM44的栅极连接，其漏极与NM44的漏极连接；所述NM44的源极与NM43的漏极连接；所述PM42的漏极输出数据信号Q；所述NM35、NM38、NM39、NM42、NM43的源极均接地。